DDR3 SDRAM
DDR3 SDRAMダブルデータレート3同期ダイナミックランダムアクセスメモリ
RAMの種類
4 GB PC3-12800 ECC DDR3 DIMM
開発元JEDEC
タイプ同期ダイナミックランダムアクセスメモリ（SDRAM）
世代第3世代
発売日2007年 （2007年）
規格
  • DDR3-800 (PC3-6400)
  • DDR3-1066 (PC3-8500)
  • DDR3-1333 (PC3-10600)
  • DDR3-1600 (PC3-12800)
  • DDR3-1866 (PC3-14900)
  • DDR3-2133 (PC3-17000)
クロックレート400～1066 MHz
電圧リファレンス 1.5 V、1.35 V (DDR3L)
前身DDR2 SDRAM (2003)
後継DDR4 SDRAM (2014)

DDR3 SDRAM（ダブルデータレート3同期ダイナミックランダムアクセスメモリ）は、高帯域幅（「ダブルデータレート」）インターフェースを備えた同期ダイナミックランダムアクセスメモリ（SDRAM）の一種で、2007年から使用されています。DDRおよびDDR2の高速な後継であり、 DDR4同期ダイナミックランダムアクセスメモリ（SDRAM）チップの前身です。DDR3 SDRAMは、信号電圧、タイミング、その他の要因が異なるため、 以前のタイプのランダムアクセスメモリ（RAM）との前方互換性も後方互換性もありません。

DDR3はDRAMインターフェース仕様です。データを格納するDRAMアレイ自体は、以前のタイプとほぼ同等の性能を備えています。DDR3 SDRAMが、その直前の世代であるDDR2 SDRAMと比較した主な利点は、2倍の速度（内部メモリアレイの8倍）でデータを転送できることです。これにより、より高い帯域幅、つまりピークデータレートを実現できます。

DDR3規格では、DRAMチップの容量は最大8ギガビット（Gbit）（つまりDRAMチップ1個あたり1ギガバイト）まで、また64ギガビットのランクを最大4つまで、DDR3 DIMMあたり合計最大16 ギガバイト（GB）までサポートされます。2013年のIvy Bridge-Eまで修正されなかったハードウェア制限のため、ほとんどの旧型のIntel CPUは8GB DIMMに対して最大4ギガビットのチップしかサポートしていません（IntelのCore 2 DDR3チップセットは最大2ギガビットまでしかサポートしていません）。すべてのAMD CPUは16GB DDR3 DIMMの完全な仕様を正しくサポートしています。[ 1 ] IntelはBroadwellの16GB DIMMもサポートしています（11ビットアドレス指定を使用しているため、「AMD専用」メモリとも呼ばれています）。

歴史

2005年2月、サムスンは最初のDDR3メモリチップのプロトタイプを発表しました。サムスンはDDR3の開発と標準化において主要な役割を果たしました。[ 2 ] [ 3 ] 2005年5月、 JEDEC委員会の議長であるデジ・ローデン氏は、DDR3の開発期間は「約3年」であると述べました。[ 4 ]

DDR3 は 2007 年に正式に発売されましたが、2008 年 8 月の発売当初の段階でインテルの戦略担当 Carlos Weissenberg 氏が述べたところによると、売上が DDR2 を追い抜くのは 2009 年末か 2010 年初頭になると予想されていました。[ 5 ] (市場浸透のタイムスケールについては、市場情報会社の DRAMeXchange が 1 年以上前の 2007 年 4 月に、[ 6 ]市場浸透のタイムスケールを、Desi Rhoden 氏が 2005 年にそれぞれ述べていました。 [ 4 ] ) DDR3 の使用増加の主な原動力は、Intel の新しいCore i7プロセッサーと AMD のPhenom IIプロセッサーであり、どちらも内部メモリ コントローラーを備えています。前者は DDR3 を必須とし、後者はそれを推奨しています。IDCは2009年1月に、DDR3の販売が2009年に販売されたDRAMの総数の29%を占め、2011年までに72%に増加すると発表した。[ 7 ]

後継

2012年9月、JEDECはDDR4の最終仕様を発表しました。[ 8 ] DDR3と比較したDDR4の主な利点は、クロック周波数とデータ転送速度の標準化範囲が広いこと[ 9 ]と、大幅に低い電圧です

仕様

概要

DDR、DDR2、DDR3 SDRAMの物理的比較
3枚の長い緑色の回路基板。サイズは同じだが、それぞれ切り込みの位置が異なる。
デスクトップPC（DIMM）
3枚の短い緑色の回路基板。サイズは同じだが、それぞれ異なる位置に切り込みがある。
ノートパソコンおよびコンバーチブルPC（SO-DIMM）

DDR2メモリと比較して、DDR3メモリは消費電力が少なくなっています。一部のメーカーは、リーク電流を低減するために「デュアルゲート」トランジスタの使用を提案しています。[ 10 ]

JEDECによると、[ 11 ] : 111 メモリの安定性が最優先事項となるサーバーやその他のミッションクリティカルなデバイスでは、1.575ボルトが絶対最大値とみなされるべきです。さらにJEDECは、メモリモジュールは1.80ボルト[ a ]まで耐えられなければ永久的な損傷を負うことはないと規定していますが、そのレベルで正常に動作することは必須ではありません。[ 11 ] : 109

もう一つの利点は、8バーストのプリフェッチバッファです。DDR2のプリフェッチバッファは4バースト、DDRのプリフェッチバッファは2バーストです。この利点は、DDR3の転送速度向上の鍵となる技術です。

DDR3モジュールは、400～1066MHzのI/Oクロックの立ち上がりエッジと立ち下がりエッジの両方を使用して、800～ 2133MT /sの速度でデータを転送できます 。これは、DDR2のデータ転送速度（200～533MHzのI/Oクロックで400～1066MT/s）の2倍、DDR（100～200MHzのI/Oクロックで200～400MT/s）の4倍です。このような帯域幅要件の初期の推進力となったのは、フレームバッファ間の高帯域幅データ転送が求められる 高性能グラフィックスでした。

ヘルツは1秒あたりのサイクル数を表す単位であり、他の転送よりも頻繁にサイクルする信号はないため、転送速度をMHz単位で表すことは技術的には誤りですが、非常に一般的です。また、さまざまなメモリタイミングがデータ転送速度の半分であるクロックサイクル単位で表されているため、誤解を招く可能性があります。

DDR3は、DDRやDDR2と同じ電気信号規格であるスタブ直列終端ロジック（Stub Series Terminated Logic）を使用していますが、タイミングと電圧は異なります。具体的には、DDR3はSSTL_15を使用します。[ 13 ]

2005年2月、サムスンは容量512Mb、帯域幅1.066Gbpsの最初のDDR3メモリプロトタイプを発表しました。 [ 2 ] 2007年6月には、最大DDR3-1600（PC3-12800）の帯域幅のDIMMを搭載したIntelのP35「Bearlake」チップセットをベースにしたマザーボードの形の製品が登場しました。[14] 2008年11月にリリースされたIntel Core i7は、チップセット経由ではなくメモリに直接接続します。Core i7、i5、i3 CPUは当初DDR3のみをサポートしていました。 2009年2月にリリースされたAMDのソケットAM3 Phenom II X4プロセッサは、同社がDDR3をサポートした最初のプロセッサでした（下位互換性のためにDDR2もサポートしていました）。   

デュアルインラインメモリモジュール

DDR3デュアルインラインメモリモジュール（DIMM）は240ピンで、DDR2とは電気的に互換性がありません。DDR2とDDR3のDIMMでは位置が異なるキーノッチにより、誤って取り違えてしまうことを防ぎます。キーが異なるだけでなく、DDR2は側面に丸いノッチがあり、DDR3モジュールは側面に四角いノッチがあります。[ 16 ] DDR3 SO-DIMMは204ピンです。[ 17 ]

Skylakeマイクロアーキテクチャ向けに、IntelはUniDIMMと呼ばれるSO-DIMMパッケージも設計しました。これはDDR3とDDR4のどちらのチップでも使用できます。CPUに統合されたメモリコントローラは、DDR3とDDR4のどちらでも動作します。UniDIMMの目的は、価格と入手性の観点からRAMの種類を変更することが望ましい場合など、DDR3からDDR4への移行に対応することです。UniDIMMは通常のDDR4 SO-DIMMと同じ寸法とピン数ですが、互換性のないDDR4 SO-DIMMソケットで誤って使用することを防ぐため、ノッチの位置が異なります。[ 18 ]

レイテンシ

DDR3のレイテンシは、測定に使用されるI/Oバスクロックサイクルが短いため、数値的には高くなります。実際の時間間隔はDDR2のレイテンシと同程度で、約10ナノ秒です。DDR3は一般的に最新の製造プロセスを使用しているため、多少の改善が見られますが、これはDDR3への変更が直接の原因ではありません

CASレイテンシ（ns）＝1000 × CL（サイクル）÷クロック周波数（MHz）＝2000 × CL（サイクル）÷転送速度（MT/s）

JEDEC DDR2-800 デバイスの一般的なレイテンシは5-5-5-15 (12.5 ns) でしたが、JEDEC DDR3 デバイスの標準的なレイテンシには、DDR3-1066 の場合は 7-7-7-20 (13.125 ns)、DDR3-1333 の場合は 8-8-8-24 (12 ns) などがあります。

以前の世代のメモリと同様に、より高速なDDR3メモリは、初期バージョンのリリース後利用可能になりました。9-9-9-28レイテンシ（9ns）のDDR3-2000メモリは、2008年後半のIntel Core i7のリリースに合わせて利用可能になりました。[ 19 ]その後の開発により、DDR3-2400（CL 9～12サイクル= 7.5～10ns）が広く利用可能になり、DDR3-3200（CL 13サイクル= 8.125ns）までの速度が利用可能になりました。

消費電力

個々のSDRAMチップ（または、拡張してDIMM）の消費電力は、速度、使用方法、電圧など、多くの要因によって異なります。DellのPower Advisorによると、4GB ECC DDR1333 RDIMMは1つあたり約4Wを消費します。[ 20 ]対照的に、より現代的な主流のデスクトップ向け部品である8GB DDR3/1600 DIMMは、大幅に高速であるにもかかわらず、2.58Wと定格されています。[ 21 ]

モジュール

標準DDR3 SDRAMモジュールのリスト
名称 チップバスタイミング
 標準 タイプ  モジュール クロックレート（MHz）サイクル時間（ns）[ 22 ]クロックレート（MHz）転送速度（MT/秒）帯域幅（MB/秒）CL-T RCD -T RPCASレイテンシ（ns）
DDR3-800 DPC3-64001001040080064005-5-512.5
E 6-6-6 15
DDR3-1066 EPC3-8500 133 1⁄3 7 1⁄2​533 1 ⁄ 31066 2 ⁄ 38533 1 ⁄ 36-6-611.25
F 7-7-7 13.125
G 8-8-8 15
DDR3-1333 F*PC3-10600 166 2/36666 2 ⁄ 31333 1 ⁄ 310666 2 ⁄ 37-7-710.5
G 8-8-8 12
H 9-9-9 13.5
J* 10-10-10 15
DDR3-1600 G*PC3-1280020058001600128008-8-810
H 9-9-9 11.25
J 10-10-10 12.5
K 11-11-11 13.75
DDR3-1866 J*PC3-14900 233 1/3 4 2/7​933 1 ⁄ 31866年2月3日14933 1 ⁄ 310-10-1010.56
K 11-11-11 11.786
L 12-12-12 12.857
M* 13-13-13 13.929
DDR3-2133 K *PC3-17000 266 2⁄33 3⁄4​​1066 2 ⁄ 32133 1 ⁄ 317066 2 ⁄ 311-11-1110.313
L 12-12-12 11.25
メートル 13-13-13 12.188
北* 14-14-14 13.125

* 任意

DDR3-xxx はデータ転送速度を示し、DDRチップを表します。一方、PC3-xxxx は理論上の帯域幅（最後の2桁は切り捨て）を示し、組み立てられたDIMMを表すために使用されます。帯域幅は、1秒あたりの転送回数に8を掛けて計算されます。これは、DDR3メモリモジュールが64データビット幅のバス上でデータを転送し、1バイトが8ビットで構成されるため、1回の転送あたり8バイトのデータに相当するためです

4倍のクロック信号の1サイクルあたり2回の転送により、64ビット幅のDDR3モジュールは、メモリクロック速度の最大64倍の転送速度を実現できます。メモリモジュールごとに一度に64ビットのデータが転送される場合、DDR3 SDRAMの転送速度は（メモリクロック速度）× 4（バスクロック乗数）× 2（データレート）× 64（転送ビット数）/ 8（1バイトのビット数）となります。したがって、メモリクロック周波数が100MHzの場合、DDR3 SDRAMの最大転送速度は6400MB /秒となります。

DDRメモリのデータレートは2倍であるため、データレート（MT/s）はI/Oバスクロック（MHz ）の2倍になります。前述のように、MB/sの帯域幅はデータレートの8倍です。

CL – CASレイテンシクロックサイクル。列アドレスをメモリに送信してから、それに応答してデータが始まるまでの時間。

tRCD – 行のアクティブ化と読み取り/書き込み間のクロックサイクル

tRP – 行プリチャージとアクティブ化の間のクロックサイクル

小数点以下の周波数は通常切り捨てられますが、666 2 ⁄ 3という正確な数値が最も近い整数に丸められるため、667 に切り上げることが一般的です。メーカーによっては、特定の精度に丸めたり、切り上げたりする場合もあります。例えば、PC3-10666 メモリは、PC3-10600 または PC3-10700 と表記されることがあります。[ 23 ]

注：上記の項目はすべてJEDECによってJESD79-3Fとして規定されています。[ 11 ]：157–165 これらの仕様の中間またはそれ以上のRAMデータレートはJEDECによって標準化されていません。多くの場合、これらはメーカーが許容誤差の高いチップや過電圧チップを用いて最適化しただけのものです。これらの非標準仕様のうち、最高速度はDDR3-3200に達します。[ 24 ]

別名： DDR3モジュールは、マーケティング上の理由から、PC3ではなくPCという接頭辞にデータレートを付した誤ったラベルが付けられることがよくあります。この慣例によれば、PC3-10600はPC1333と表記されます。[ 25 ]

シリアルプレゼンス検出

DDR3メモリはシリアルプレゼンス検出機能を利用しています。[ 26 ]シリアルプレゼンス検出（SPD）は、シリアルインターフェースを使用してコンピュータのメモリモジュールに関する情報に自動的にアクセスするための標準化された方法です。通常、メモリモジュールの自動構成のための 電源投入時セルフテスト中に使用されます

リリース4

DDR3シリアルプレゼンス検出（SPD）ドキュメントのリリース4（SPD4_01_02_11）では、負荷軽減DIMMと16b-SO-DIMM、32b-SO-DIMMのサポートが追加されました

JEDECソリッドステート技術協会は、2011年9月1日にDDR3シリアルプレゼンス検出（SPD）ドキュメントのリリース4の発行を発表しました。[ 27 ]

XMP拡張

インテル社は、 DDR3 SDRAMの従来のJEDEC SPD仕様に高度なパフォーマンス拡張を可能にするため、2007年3月23日にeXtreme Memory Profile（XMP ）仕様を正式に導入しました。 [ 28 ]

バリアント

帯域幅の指定（例：DDR3-800D）と容量のバリアントに加えて、モジュールは次のいずれかになります

  1. ECCメモリは、軽微なエラーを訂正し、重大なエラーを検出することで信頼性を向上させるための追加のデータバイトレーンを備えています。ECC機能を備えたモジュールは、名称に「ECC」または「E」が追加されることで識別されます。例：「PC3-6400 ECC」、PC3-8500E。[ 29 ]
  2. レジスタードメモリまたはバッファメモリは、信号をレジスタで電気的にバッファリングすることで信号整合性（ひいてはクロックレートと物理スロット容量の向上）を向上させますが、レイテンシの増加による追加クロックが必要になります。これらのモジュールは、PC3-6400Rのように、名称にRが追加されることで識別されます。 [ 30 ]
  3. 非レジスタード（いわゆる「アンバッファリング」）RAMは、名称にUが追加されることで識別されることがあります。 [ 30 ]
  4. LRと呼ばれる負荷軽減モジュールは、レジスタードメモリやバッファメモリに類似しており、LRDIMMモジュールは制御ラインとデータラインの両方をバッファリングしながら、すべての信号の並列性を維持します。そのため、LRDIMMメモリは全体的な最大メモリ容量が大きく、シリアル信号形式とパラレル信号形式間の変換が必要となるFBメモリのパフォーマンスと消費電力の問題の一部に対処します。

FBDIMM（Fully Buffered）とLRDIMM（Load Reduced）の両メモリタイプは、主にメモリチップに流れる電流量を特定の時点で制御するように設計されています。レジスタード/バッファリングメモリとは互換性がなく、これらのメモリを必要とするマザーボードは通常、他の種類のメモリを搭載できません。

DDR3LおよびDDR3U拡張

DDR3L （DDR3低電圧）規格は、低電圧デバイスを規定するJESD79-3 DDR3メモリデバイス規格の補足規格です。[ 31 ] DDR3L規格は1.35Vで、モジュールにはPC3Lというラベルが付けられています。例としては、DDR3L‐800（PC3L-6400）、DDR3L‐1066（PC3L-8500）、DDR3L‐1333（PC3L-10600）、DDR3L‐1600（PC3L-12800）などがあります。 DDR3LおよびDDR3U仕様に指定されたメモリは、元のDDR3規格と互換性があり、より低い電圧または1.50Vで動作できます。[ 32 ]ただし、第4世代Intel Coreプロセッサのモバイルバージョンを使用するシステムなど、1.35Vで動作するDDR3Lを明示的に必要とするデバイスは、1.50V DDR3メモリと互換性がありません。[ 33 ] DDR3LはLPDDR3モバイルメモリ規格 とは異なり、互換性がありません。

DDR3U （DDR3 Ultra Low Voltage）規格は1.25Vで、モジュールにはPC3Uというラベルが付いています。 [ 34 ]

JEDECソリッドステート技術協会は、2010年7月26日にJEDEC DDR3Lの発行を発表しました[ 35 ]。また、2011年10月にはDDR3Uの発行を発表しました[ 36 ]。

機能概要

コンポーネント

  • 非同期RESETピンの導入
  • システムレベルの飛行時間補正のサポート
  • DIMMミラー対応DRAMピン配置
  • クロックビンごとのCWL（CAS書き込みレイテンシ）の導入
  • オンダイI/Oキャリブレーションエンジン
  • 読み取りおよび書き込みのキャリブレーション
  • ダイナミックODT（オンダイターミネーション）機能により、読み取りと書き込みに異なる終端値を設定できます。

モジュール

  • DIMM上終端を備えたフライバイコマンド/アドレス/制御バス
  • 高精度キャリブレーション抵抗
  • 下位互換性がない - DDR3モジュールはDDR2ソケットには適合しないため、無理に挿入するとDIMMやマザーボードが損傷する可能性がある[ 37 ]

DDR2に対する技術的優位性

  • より高い帯域幅パフォーマンス、最大2133 MT/sの標準化
  • ナノ秒単位で測定すると、レイテンシがわずかに改善されます
  • 低消費電力で高いパフォーマンス（ノートパソコンのバッテリー寿命が長くなります）
  • 強化された低消費電力機能

参照

注記

  1. ^改訂Fより前の規格では、1.975Vが絶対最大DC定格とされていました。 [ 12 ]

参考文献

  1. ^ Cutress, Ian (2014年2月11日). 「I'M Intelligent Memory、16GB Unregistered DDR3モジュールを発売」 . anandtech.com . 2014年2月12日時点のオリジナルよりアーカイブ。2015年4月20日閲覧
  2. ^ a b「Samsung、世界初のDDR3メモリプロトタイプを発表」 Phys.org 2005年2月17日。2023年10月1日時点のオリジナルよりアーカイブ。2019年6月23日閲覧。
  3. ^ 「2000年から2009年までの私たちの誇りある歴史」。サムスンセミコンダクター。サムスン。 2019年6月25日閲覧。
  4. ^ a b Sobolev, Vyacheslav (2005-05-31). 「JEDEC: メモリ規格策定へ」 . DigiTimes.com . 2013年4月13日時点のオリジナルよりアーカイブ。2011年4月28日閲覧。JEDECはDDR3規格の開発を既に順調に進めており、約3年間取り組んできました。…これまでのモデルに従えば、過去数世代の標準メモリと同様に、新技術への移行には3年かかると予想できます。
  5. ^ 「IDF：「DDR3は2009年中にDDR2に追いつくことはないだろう」" . pcpro.co.uk. 2008年8月19日. 2009年4月2日時点のオリジナルよりアーカイブ。 2009年6月17日閲覧。
  6. ^ Bryan, Gardiner (2007年4月17日). 「DDR3メモリは2009年まで主流にならない」 . ExtremeTech.com . 2008年5月16日時点のオリジナルよりアーカイブ。2009年6月17日閲覧。
  7. ^ Salisbury, Andy (2009年1月20日). 「新しい50nmプロセスにより、DDR3は今年、より高速かつ安価になる」 . Pcgamer .オリジナルより2009年4月28日アーカイブ. 2009年6月17日閲覧。
  8. ^ 「JEDEC、DDR4規格の発行を発表 – JEDEC」 JEDEC。2012年11月27日時点のオリジナルよりアーカイブ。2014年10月12日閲覧。
  9. ^ Shilov, Anton (2010年8月16日). 「次世代DDR4メモリ、4.266GHzに到達へ – レポート」 XbitLabs.com . 2010年12月19日時点のオリジナルよりアーカイブ。 2011年1月3日閲覧。
  10. ^ McCloskey, Alan, Research: DDR FAQ 、 2007年11月12日にオリジナルからアーカイブ、 2007年10月18日取得
  11. ^ a b c「DDR3 SDRAM規格（リビジョンF）」 JEDEC、2012年7月。2021年4月28日時点のオリジナルよりアーカイブ。 2015年7月5日閲覧。
  12. ^ 「DDR3 SDRAM規格（リビジョンE）」（PDF） JEDEC、2010年7月。 2015年7月5日閲覧。
  13. ^ Chang, Jaci (2004). 「DDR3メモリサブシステムの設計上の考慮事項」(PDF) . Jedex. p. 4. 2012年7月24日時点のオリジナル(PDF)からアーカイブ。 2020年8月12日閲覧。
  14. ^ Soderstrom, Thomas (2007-06-05). 「Pipe Dreams: 6つのP35-DDR3マザーボードを比較」 . Tom's Hardware .
  15. ^ Fink, Wesley (2007年7月20日). 「Super Talent & TEAM: DDR3-1600 Is Here!」 AnandTech. 2007年9月3日時点のオリジナルよりアーカイブ。
  16. ^ DocMemory (2007-02-21). 「メモリモジュール写真 2007」 . 2017年6月6日時点のオリジナルよりアーカイブ。2022年1月5日閲覧。
  17. ^ 「204ピンDDR3 SDRAM アンバッファーSODIMM設計仕様」 JEDEC、2014年5月。2016年11月6日時点のオリジナルよりアーカイブ。2015年7月5日閲覧。
  18. ^ 「Intelが主流向けにDDR3とDDR4の移行を計画する方法」 techpowerup.com 2014年9月14日。2015年6月26日時点のオリジナルよりアーカイブ。 2018年3月19日閲覧。
  19. ^ Shilov, Anton (2008年10月29日). 「Kingston、Intel Core i7プラットフォーム向け業界初の2GHzメモリモジュールを発表」 . Xbit Laboratories. 2008年11月1日時点のオリジナルよりアーカイブ。 2008年11月2日閲覧。
  20. ^ 「Dell Energy Smart Solution Advisor」 . Essa.us.dell.com. 2013年8月1日時点のオリジナルよりアーカイブ。2013年7月28日閲覧。
  21. ^ 「メモリモジュール仕様」(PDF) . kingston.com . 2025年8月23日時点のオリジナルよりアーカイブ(PDF) . 2025年10月19日閲覧。
  22. ^サイクル時間は I/O バス クロック周波数の逆数です。たとえば、1/(100 MHz) = 10 ns/クロック サイクルです。
  23. ^ Pc3 10600 vs. pc3 10666 What's the difference – New-System-Build、Tomshardware.com、2009年11月13日、2012年2月14日時点のオリジナルよりアーカイブ、 2012年1月23日閲覧。
  24. ^ Corsair、史上最速の3,200MHz Venegeance Pro DDR3を提供へ、bit-tech.net、2013年6月6日、2024年2月15日時点のオリジナルよりアーカイブ、 2024年2月15日閲覧。
  25. ^ Crucial Value CT2KIT51264BA1339 PC1333 4GB メモリ RAM (DDR3, CL9) 小売、www.amazon.co.uk、2016年5月10日、2016年6月3日時点のオリジナルよりアーカイブ、 2016年5月10日取得
  26. ^ 「DDR3シリアルプレゼンス検出（SPD）テーブルについて」 simmtester.com. 2019年4月18日時点のオリジナルよりアーカイブ。 2015年12月12日閲覧。
  27. ^ 「JEDEC、DDR3シリアルプレゼンス検出仕様リリース4の発行を発表」。2013年7月4日時点のオリジナルよりアーカイブ。 2013年6月21日閲覧。
  28. ^ 「Intel Extreme memory Profile (Intel XMP) DDR3 テクノロジー」(PDF)。2009年11月23日時点のオリジナルよりアーカイブ(PDF) 。 2009年5月29日閲覧。
  29. ^メモリ技術の進化：システムメモリ技術の概要（PDF）、Hewlett-Packard、p. 18、2011年7月24日のオリジナル（PDF）からアーカイブ
  30. ^ a b「LR-DIMM、LRDIMMメモリとは？（Load-Reduce DIMM）」simmtester.com。2014年9月3日時点のオリジナルよりアーカイブ。 2014年8月29日閲覧。
  31. ^ 「JESD79-3の補遺No.1 – 1.35 V DDR3L-800、DDR3L-1066、DDR3L-1333、DDR3L-1600、およびDDR3L-1866」。2013年5月。2019年9月19日時点のオリジナルよりアーカイブ。 2019年9月8日閲覧。
  32. ^ 「JESD79-3 補遺 No. 1 – 1.35 V DDR3L-800、DDR3L-1066、DDR3L-1333、DDR3L-1600、および DDR3L-1866」。2013年5月。 2019年9月19日にオリジナルからアーカイブ。 2019年9月8日閲覧。DDR3L VDD/VDDQ要件 – 電源：DDR3L動作 = 1.283 V～1.45 V、DDR3動作 = 1.425 V～1.575 V。DDR3L動作用に初期化された後は、VDDとVDDQがDDR3動作用に変更されている間、デバイスがリセット状態にある場合にのみDDR3動作を使用できます。
  33. ^ 「DDR3Lメモリとは？」Dell.com、Dell、2016年10月3日。2016年10月17日時点のオリジナルよりアーカイブ。2016年10月4日閲覧。
  34. ^ 「JESD79-3、1.25 V DDR3U-800、DDR3U-1066、DDR3U-1333、およびDDR3U-1600の補遺No.2」。2011年10月。 2019年8月19日時点のオリジナルよりアーカイブ。 2019年9月8日閲覧。
  35. ^ 「この仕様により、無数の家電製品、ネットワーク機器、コンピュータ製品の消費電力削減が促進される」。2014年6月2日時点のオリジナルよりアーカイブ。 2013年6月20日閲覧。
  36. ^ 「JESD79-3、1.25 V DDR3U-800、DDR3U-1066、DDR3U-1333、およびDDR3U-1600の補遺2」。2018年2月18日時点のオリジナルよりアーカイブ。2020年6月22日閲覧。
  37. ^ 「DDR3: よくある質問」(PDF) 。 2009年12月29日時点のオリジナル(PDF)からアーカイブ。 2009年8月18日閲覧。
「 https://en.wikipedia.org/w/index.php?title=DDR3_SDRAM&oldid=1334777975」より取得