.jpg/440px-4Mbit_EPROM_Texas_Instruments_TMS27C040_(1).jpg)
| コンピュータのメモリとデータストレージの種類 |
|---|
| 揮発性 |
| 不揮発性 |
EPROM (まれにEROMとも呼ばれる)は、電源を切ってもデータを保持するプログラマブル読み出し専用メモリ(PROM)チップの一種である。電源を切って再び入れた後でも保存データを取得できるコンピュータメモリは不揮発性メモリと呼ばれる。これは、デジタル回路で通常使用される電圧よりも高い電圧を供給する電子デバイスによって個別にプログラムされるフローティングゲートトランジスタのアレイである。一度プログラムされたEPROMは、強い紫外線(UV)光源(水銀灯など)に当てることで消去できる。EPROMは、パッケージ上部の透明な溶融石英(または後期モデルでは樹脂)窓で簡単に見分けられる。この窓を通してシリコンチップが見え、消去中に紫外線に当てることができる。[ 2 ] 1971年にDov Frohman によって発明された。[ 3 ]

EPROMメモリセルの開発は、トランジスタのゲート接続が断線した不良集積回路の調査から始まりました。これらの分離されたゲートに蓄積された電荷は、閾値電圧を変化させます。
1960年にベル研究所のモハメド・アタラとダウォン・カーンがMOSFET(金属・酸化物・半導体電界効果トランジスタ)を発明した後、フランク・ワンラスは1960年代初頭にMOSFET構造を研究しました。1963年、彼は酸化物を通ってゲートに電荷が移動する現象に着目しました。彼はこのアイデアを追求することはありませんでしたが、後にEPROM技術の基礎となりました。[ 4 ]
1967年、ベル研究所のダウォン・カーンとサイモン・ミン・ゼは、MOSFETのフローティングゲートを再プログラム可能なROM(読み出し専用メモリ)のセルとして利用できることを提案した。 [ 3 ]この概念を基に、インテルのドブ・フローマンは1971年にEPROMを発明し、[ 3 ] 1972年に米国特許3,660,819を取得した。フローマンは2048ビットEPROMであるIntel 1702を設計し、1971年にインテルから発表された。[ 3 ]
EPROMの各記憶領域は、単一の電界効果トランジスタで構成されています。各電界効果トランジスタは、デバイスの半導体本体内のチャネルで構成されています。ソースとドレインのコンタクトは、チャネルの端部領域に形成されます。チャネル上に絶縁層である酸化物が成長し、次に導電性(シリコンまたはアルミニウム)のゲート電極が堆積され、さらに厚い酸化物層がゲート電極上に堆積されます。浮遊ゲート電極は集積回路の他の部分と接続されておらず、周囲の酸化物層によって完全に絶縁されています。制御ゲート電極が堆積され、さらに酸化物がそれを覆います。[ 5 ]
EPROMからデータを取得するには、EPROMのアドレスピンの値で表されるアドレスをデコードし、1ワード(通常は8ビットバイト)のストレージを出力バッファアンプに接続します。ワードの各ビットは、ストレージトランジスタのオン/オフ、導通/非導通に応じて1または0になります。

電界効果トランジスタのスイッチング状態は、トランジスタの制御ゲートの電圧によって制御されます。このゲートに電圧を印加すると、トランジスタ内に導電チャネルが形成され、トランジスタがオンになります。つまり、浮遊ゲートに蓄積された電荷によって、トランジスタの閾値電圧をプログラムすることが可能になります。
メモリにデータを保存するには、特定のアドレスを選択し、トランジスタに高電圧を印加する必要があります。これにより電子のアバランシェ放電が発生し、そのエネルギーは絶縁酸化物層を通過してゲート電極に蓄積されます。高電圧が除去されると、電子は電極に捕捉されます。[ 6 ]ゲートを囲むシリコン酸化物の高い絶縁性により、蓄積された電荷は容易に漏れ出すことがなく、データは数十年にわたって保持されます。
プログラミングプロセスは電気的に可逆的ではない。トランジスタアレイに格納されたデータを消去するには、紫外線をダイに照射する。紫外線の光子によりシリコン酸化物内でイオン化が起こり、浮遊ゲートに蓄積された電荷が消散する。メモリアレイ全体が露光されるため、すべてのメモリが同時に消去される。このプロセスは、適切なサイズの紫外線ランプで数分で完了する。太陽光であればチップを数週間で消去でき、室内の蛍光灯であれば数年かかる。[ 7 ]一般に、回路内の部品を消去するために紫外線ランプを内蔵することは現実的ではないため、EPROM は消去する装置から取り外す必要がある。電気的消去機能を提供するために開発された電気的消去可能プログラマブル読み取り専用メモリ (EEPROM) で、現在では紫外線消去部品に取って代わっている。

石英窓の製造コストが高いため、OTP(ワンタイムプログラマブル)チップが導入されました。このチップでは、ダイが不透明なパッケージに実装されているため、プログラミング後に消去することはできません。これにより、消去機能のテストも不要になり、コストをさらに削減できます。EPROMとEPROMベースのマイクロコントローラの両方で、OTPバージョンが製造されています。しかし、OTP EPROM(単体でも大型チップの一部でも)は、セルコストがそれほど重要でない小型チップではEEPROM 、大型チップではフラッシュメモリに置き換えられつつあります。
プログラムされたEPROMは最低10年から20年間データを保持し、[ 8 ] 35年以上経過してもデータを保持しているものも多く、寿命に影響を与えることなく無制限に読み取ることができます。消去ウィンドウは、日光やカメラのフラッシュに含まれる紫外線による偶発的な消去を防ぐため、不透明なラベルで覆う必要があります。昔のPC BIOSチップはEPROMであることが多く、消去ウィンドウはBIOSの発行者名、BIOSリビジョン、著作権表示が記載された粘着ラベルで覆われていることがよくありました。このラベルは紫外線に対する不透過性を確保するために箔で裏打ちされていることがよくありました。
EPROMの消去は400 nm未満の波長で始まります。太陽光に1週間、または室内の蛍光灯に3年間さらされると、消去が起こる可能性があります。推奨される消去手順は、253.7 nmの紫外線(15 Ws/cm 2以上)に、通常約2.5 cmの距離から20~30分間照射することです。[ 9 ]
消去はX線でも行えます。
しかし、ゲート電極は電気的にアクセスできないため、消去は非電気的方法で行う必要がある。パッケージされていないデバイスの任意の部分に紫外線を照射すると、フローティングゲートからシリコン基板へ光電流が流れ、ゲートは初期の非充電状態(光電効果)に戻る。この消去方法により、パッケージが最終的に密封される前に、複雑なメモリアレイの完全なテストと修正が可能になる。パッケージが密封された後でも、5×10 4 radを超えるX線を照射することで情報を消去することができる。[ a ]この線量は、市販のX線発生装置で容易に達成できる。[ 10 ]
つまり、EPROMを消去するには、まずX線を照射し、その後約600℃のオーブンに入れて(X線による半導体の変化をアニールするため)、このプロセスが部品の信頼性に及ぼす影響を調べるには広範なテストが必要だったため、代わりに窓ガラスを使うことにしたのです。[ 11 ]
EPROMは消去回数が限られていますが、消去回数は多くなります。ゲート周囲の二酸化シリコンは消去ごとにダメージを蓄積し、数千回の使用でチップの信頼性が低下します。EPROMのプログラミングは他のメモリ形式に比べて低速です。高密度部品では配線層とゲート層の間に露出した酸化膜がほとんどないため、非常に大容量のメモリでは紫外線消去は実用的ではありません。パッケージ内の埃でさえ、一部のセルの消去を妨げる可能性があります。[ 12 ]
大量生産(数千個以上)の場合、マスクプログラムROMは最も低コストで製造できるデバイスです。しかし、ROMにデータを保存するためにICマスク層またはフォトマスクのアートワークやデザインを変更する必要があるため、製造には何週間ものリードタイムが必要です。当初、EPROMは大量生産には高価すぎるため、開発用途に限定されると考えられていました。しかし、ファームウェアの迅速なアップグレードという利点を考慮すると、少量生産ではEPROMが経済的であることがすぐに判明しました。
EEPROMやフラッシュメモリの時代以前に登場したマイクロコントローラの中には、プログラムを保存するためにオンチップEPROMを使用するものがあります。このようなマイクロコントローラには、Intel 8048の一部のバージョン、Freescale 68HC11、PICマイクロコントローラの「C」バージョンなどがあります。EPROMチップと同様に、このようなマイクロコントローラには、デバッグやプログラム開発用にウィンドウ付きの(高価な)バージョンが付属していました。同じチップが、量産向けには(やや安価な)不透明なOTPパッケージで提供されていました。このようなチップのダイを光にさらしておくと、開発用のウィンドウ付き部品から量産用のウィンドウなし部品に移す際に、予期せぬ動作の変化が生じる可能性があります。
第一世代の1702デバイスはp-MOS技術で製造された。読み出しモードではV CC = V BB = +5 VおよびV DD = V GG = -9 V、プログラミングモードではV DD = V GG = -47 Vで動作した。[ 13 ] [ 14 ]
第 2 世代の 2704/2708 デバイスは、n-MOSテクノロジに切り替えられ、プログラミング モードでは V PP = 12 V および +25 V パルスを備えた 3 レールの V CC = +5 V、V BB = -5 V、V DD = +12 V 電源になりました。
第3世代の2716/2732デバイスは、進化したn-MOS技術にアップグレードされ、読み出し動作にはV CC = +5 Vの単一電源、そしてパルスのないプログラミング電圧V PP = +25 V [ 15 ]の単一電源のみを必要とした。不要となったV BBおよびV DDピンは追加のアドレスビットに再利用され、同じ24ピンパッケージで大容量(2716/2732)を実現し、さらに大型パッケージでは大容量を実現した。その後、CMOS技術のコスト低下により、同じデバイスがCMOS技術を用いて製造されるようになり、デバイス番号に「C」の文字が追加された(27xx(x)はn-MOS、27Cxx(x)はCMOS)。
異なるメーカーの同一サイズの部品は読み取りモードでは互換性がありますが、メーカーによって異なる、あるいは複数のプログラミングモードが追加されているため、プログラミングプロセスに微妙な違いが生じています。そのため、大容量デバイスでは「シグネチャモード」が導入され、EPROMプログラマがメーカーとデバイスを識別できるようになりました。これは、ピンA9に+12Vを印加し、2バイトのデータを読み出すことで実現されていました。しかし、このモードは汎用的ではなかったため、プログラマソフトウェアではチップのメーカーとデバイスタイプを手動で設定し、適切なプログラミングを行うことも可能でした。[ 16 ]
| EPROMタイプ | 年 | サイズ —ビット | サイズ —バイト | 長さ(16進数) | 最終アドレス(16進数) | テクノロジー |
|---|---|---|---|---|---|---|
| 1702年、1702A年 | 1971 | 2キロビット | 256 | 100 | FF | PMOS |
| 2704 | 1975 | 4キロビット | 512 | 200 | 1FF | NMOS |
| IM6654 | 4キロビット | 512 | 200 | 1FF | CMOS | |
| 2708 | 1975 | 8キロビット | 1KB | 400 | 3FF | NMOS |
| 2716、27C16、TMS2716、2516 | 1977 | 16キロビット | 2KB | 800 | 7FF | NMOS/CMOS |
| 2732、27C32、2532 | 1979 | 32キロビット | 4KB | 1000 | FFF | NMOS/CMOS |
| 2764、27C64、2564 | 64キロビット | 8KB | 2000 | 1FFF | NMOS/CMOS | |
| 27128, 27C128 | 128キロビット | 16KB | 4000 | 3FFF | NMOS/CMOS | |
| 27256, 27C256 | 256キロビット | 32 KB | 8000 | 7FFF | NMOS/CMOS | |
| 27512, 27C512 | 512キロビット | 64KB | 10000 | FFFF | NMOS/CMOS | |
| 27C010、27C100 | 1メガビット | 128 KB | 20000 | 1FFFF | CMOS | |
| 27C020 | 2メガビット | 256KB | 40000 | 3FFFF | CMOS | |
| 27C040、27C400、27C4001 | 4メガビット | 512 KB | 80000 | 7FFFF | CMOS | |
| 27C080 | 8メガビット | 1MB | 100000 | ふーふー | CMOS | |
| 27C160 | 16メガビット | 2MB | 200000 | 1FFFFF | CMOS | |
| 27C320、27C322 | 32メガビット | 4MB | 400000 | 3FFFFF | CMOS |

.jpg/440px-K573RF1_(16).jpg)
-12サフィックスは、このデバイスのアクセス時間が120ナノ秒であることを示します。