EEPROM
従来のEPROM構造の断面図 。上部絶縁膜：ONO、下部絶縁膜： トンネル 酸化膜
STMicro M24C02 I²CシリアルタイプEEPROM
Atmel AT93C46Aダイ
AT90USB162 MCUは512バイトのEEPROMを統合

EEPROMまたはE2PROM（電気的に消去・プログラム可能な読み出し専用メモリ）は、不揮発性メモリの一種です。コンピュータで使用され、通常はスマートカードやリモートキーレスシステムなどのマイクロコントローラに統合されているか、独立したチップデバイスとして、個々のバイトを消去・再プログラムすることで比較的少量のデータを保存します。

EEPROMは、フローティングゲートトランジスタのアレイとして構成されています。EEPROMは、特殊なプログラミング信号を適用することで、回路内でプログラムおよび消去が可能です。当初、EEPROMは1バイト操作に制限されていたため、動作が遅くなっていましたが、現代のEEPROMではマルチバイトのページ操作が可能です。EEPROMの消去および再プログラミングの寿命には限りがあり、現代のEEPROMでは100万回にも達します。頻繁に再プログラミングされるEEPROMでは、EEPROMの寿命は設計上の重要な考慮事項となります。

フラッシュメモリはEEPROMの一種で、高速性と高密度性を重視して設計されていますが、消去ブロックサイズが大きく（通常512バイト以上）、書き込み回数が限られている（多くの場合10,000回）という欠点があります。この2つを明確に区別する用語はありませんが、「EEPROM」という用語は一般的に、消去ブロックサイズが小さく（最小1バイト）、寿命が長い（通常1,000,000回）不揮発性メモリを指すために使用されます。過去の多くのマイクロコントローラは、ファームウェア用のフラッシュメモリとパラメータ用の小型EEPROMの両方を搭載していましたが、最近のマイクロコントローラでは、フラッシュメモリを使用してEEPROMをエミュレートする傾向があります。

2020年現在、フラッシュメモリはバイトプログラマブルEEPROMよりもはるかに安価であり、システムが大量の不揮発性ソリッドステートストレージを必要とする場合には、フラッシュメモリが主流のメモリタイプとなっています。ただし、EEPROMは、シリアルプレゼンス検出など、少量のストレージしか必要としないアプリケーションでは依然として使用されています。[ 1 ] [ 2 ]

歴史

今日のNOR型フラッシュメモリセルの充電メカニズム。Å = 10 -10 m。
現在のNOR型フラッシュメモリセルの放電メカニズム

初期の試み

1970 年代初頭、さまざまな企業や組織によって、 電気的に再プログラム可能な不揮発性メモリの研究、発明、開発が行われました。

1971年、日本の国立研究機関である電気総研の樽井康夫、林豊、永井清子によって、東京で開催された第3回固体デバイス会議で初期の研究が発表されました。 [ 3 ] 彼らは1972年に電気的に再プログラム可能な不揮発性メモリを製造し、 [ 4 ] [ 5 ] [ 6 ]この研究を10年以上続けました。[ 7 ]しかし、この初期のメモリは動作するためにコンデンサに依存しており、[ 4 ]現在のEEPROMにはそれが欠けています。

1972年、IBMは電気的に再プログラム可能な不揮発性メモリの発明の特許を取得しました。[ 8 ]同年後半、フラッシュメモリの発明者である舛岡富士雄氏が東芝でアバランシェ注入型MOSの特許を取得し[ 9 ]、IBMも同年後半に別の特許を取得しました。[ 10 ]

1974年、NECは電気的に消去可能なキャリア注入デバイスの特許を取得しました。[ 11 ]翌年、NECは日本特許庁に「EEPROM®」の商標を出願し、1978年に商標登録されました。[ 12 ] [ 13 ]

これらのデバイスの理論的基礎は、アバランシェ・ホットキャリア注入です。一般的に、1970年代初頭のEPROMを含むプログラマブルメモリは、データ保持期間や消去/書き込み回数といった信頼性と耐久性に関する問題を抱えていました。[ 14 ]

東芝[ 9 ] [ 5 ]三洋電機（後のオン・セミコンダクター）[ 15 ] IBM [ 16 ]インテル[ 17 ] [ 18 ] NEC（後のルネサス エレクトロニクス）[19]フィリップス（後のNXPセミコンダクター）[ 20 ]シーメンス （後のインフィニオンテクノロジーズ）[ 21 ]ハネウェル（後のアトメル） [ 22 ]テキサス・インスツルメンツ[ 23 ]など、ほとんどの大手半導体メーカーは、 1977 年まで電気的に再プログラム可能な不揮発性デバイスの研究、発明、製造を行っていた 。

現代のEEPROM

ファウラー・ノルドハイム・トンネル効果を用いてデータを消去する最初のEEPROMは、ベルンワルドによって発明され、1974年にシーメンスによって特許取得されました。 [ 24 ] 1977年2月、ヒューズ・エアクラフト社のイスラエル系アメリカ人、エリヤホウ・ハラリは、浮遊ゲートとウェハーの間の薄い二酸化シリコン層を貫通するファウラー・ノルドハイム・トンネル効果に基づく最新のEEPROM技術の特許を米国で取得しました。ヒューズ社はこの新しいEEPROMデバイスの製造を続けました。[ 25 ]

1977年5月、フェアチャイルドとシーメンスが重要な研究成果を発表しました。彼らは、ファウラー・ノルドハイム・トンネルホットキャリア注入を利用するために、それぞれ厚さ30Å未満の二酸化シリコンを用いたSONOS（ポリシリコン-オキシナイトライド-窒化物-酸化物-シリコン）構造とSIMOS （スタックドゲート注入MOS ）構造を採用しました。[ 26 ] [ 27 ]

1976年から1978年頃、Intelのチーム（George Perlegosを含む）は、このトンネルE 2 PROM技術を改良するいくつかの発明を行った。 [ 28 ] [ 29 ] 1978年に、彼らは200Å未満の薄い二酸化シリコン層を持つ 16K（2Kワード×8）ビットのIntel 2816チップを開発した。 [ 30 ] 1980年に、この構造はFLOTOX（フローティングゲートトンネル酸化物）として一般に発表された。[ 31 ] FLOTOX 構造により、バイトあたりの消去/書き込みサイクルの信頼性が最大10,000回まで向上した。[ 32 ] しかし、このデバイスでは、5Vの読み取り操作を除き、バイト消去用に20～22VのV PPバイアス電圧が追加で必要だった。[ 33 ] : 5–86 1981年、ペルレゴスと他の2人のメンバーはインテルを離れ、Seeq Technologyを設立した。[ 34 ]同社は、 E2PROMのプログラミングに必要な高電圧を供給するために、 デバイス内蔵のチャージポンプを使用していた。1984年、ペルレゴスはSeeq Technologyを離れ、Atmelを設立した。その後、Seeq TechnologyはAtmelに買収された。[ 35 ] [ 36 ]

電気的に書き換え可能な読み出し専用メモリ（EAROM）は、EEPROMの一種で、一度に1ビットまたは数ビットを書き換えることができます。 [ 37 ]書き込みは非常に遅いプロセスであり、読み出しアクセスに使用される電圧よりも高い電圧（通常約12V ）が必要です。EAROMは、書き換え頻度が低く、部分的な書き換えのみを必要とするアプリケーション向けに設計されています。

FLOTOX構造の理論的根拠

前節で述べたように、従来のEEPROMは、高い逆方向ブレークダウン電圧を有するアバランシェブレークダウンに基づくホットキャリア注入に基づいていました。しかし、FLOTOXの理論的根拠は、浮遊ゲートとウェハ間の薄い二酸化シリコン層を介したファウラー・ノルドハイムトンネル効果によるホットキャリア注入です。言い換えれば、トンネル接合を利用しています。[ 38 ]

物理現象そのものの理論的根拠は今日のフラッシュメモリと同じであるが、フローティングゲート自体は1つのデータビットのプログラミングと消去だけを行うため、各FLOTOX構造は別の読み取り制御トランジスタと連動している。[ 39 ]

インテルのFLOTOXデバイス構造は、EEPROMの信頼性、すなわち書き込み・消去サイクルの耐久性とデータ保持期間を向上させました。FLOTOXに関するシングルイベント効果に関する研究資料が入手可能です。[ 40 ]

現在、FLOTOXデバイスの構造に関する学術的な説明はいくつかの資料で見つけることができます。[ 41 ] [ 42 ] [ 43 ]

今日のEEPROM構造

現在、EEPROMは標準的なEEPROM製品だけでなく、組み込みマイクロコントローラにも使用されています。EEPROMはメモリ内の特定のバイトを消去するためにビットあたり2つのトランジスタ構造を必要としますが、フラッシュメモリはメモリの領域を消去するためにビットあたり1つのトランジスタを必要とします。[ 44 ]

セキュリティ保護

SIMカードの内部

EEPROM技術はクレジットカード、SIMカード、キーレスエントリーなどのセキュリティ機器に使用されているため、一部のデバイスにはコピー防止などのセキュリティ保護機構が備わっています。[ 44 ] [ 45 ]

電気インターフェース

EEPROM デバイスは、データの入出力にシリアルまたはパラレル インターフェイスを使用します。

シリアルバスデバイス

一般的なシリアルインターフェースには、SPI、I²C、Microwire、UNI/O、1-Wireなどがあります。これらは1～4本のデバイスピンを使用し、デバイスは8本以下のピンを持つパッケージを使用できます。

典型的なEEPROMシリアルプロトコルは、オペコードフェーズ、アドレスフェーズ、データフェーズの3つのフェーズで構成されます。オペコードは通常、EEPROMデバイスのシリアル入力ピンに入力される最初の8ビットです（ほとんどのI²Cデバイスでは暗黙的に入力されます）。その後に、デバイスのビット深度に応じて8～24ビットのアドレス指定が続き、最後に読み取りデータまたは書き込みデータが続きます。

各EEPROMデバイスは通常、異なる機能にマッピングされた独自のOPコード命令セットを持っています。SPI EEPROMデバイスにおける一般的な操作は以下のとおりです。

  • 書き込み許可（WRENAL）
  • 書き込み禁止（WRDI）
  • 読み取りステータスレジスタ（RDSR）
  • 書き込みステータスレジスタ（WRSR）
  • データの読み取り (READ)
  • データの書き込み（WRITE）

一部の EEPROM デバイスでサポートされているその他の操作は次のとおりです。

  • プログラム
  • セクター消去
  • チップ消去コマンド

パラレルバスデバイス

パラレルEEPROMデバイスは通常、8ビットのデータバスと、メモリ全体をカバーするのに十分な幅のアドレスバスを備えています。ほとんどのデバイスには、チップセレクトピンと書き込み保護ピンが備わっています。一部のマイクロコントローラには、パラレルEEPROMが内蔵されているものもあります。

パラレル EEPROM の動作はシリアル EEPROM に比べてシンプルで高速ですが、ピン数が多い (28 ピン以上) ためデバイスのサイズが大きくなり、シリアル EEPROM やフラッシュが好まれるようになり、人気が低下しています。

その他のデバイス

EEPROMメモリは、厳密にはメモリ製品ではない他の種類の製品の機能を有効にするために使用されます。リアルタイムクロック、デジタルポテンショメータ、デジタル温度センサーなどの製品には、電源喪失時に必要なキャリブレーション情報やその他のデータを保存するために、少量のEEPROMが搭載されている場合があります。また、外付けおよび内蔵フラッシュメモリが使用されるようになる以前は、ビデオゲームカートリッジでゲームの進行状況や設定を保存するために使用されていました。

故障モード

保存された情報には、耐久性とデータ保持という 2 つの制限があります。

書き換え中、フローティングゲートトランジスタのゲート酸化膜は徐々にトラップされた電子を蓄積します。トラップされた電子の電界がフローティングゲート内の電子数を増加させ、0と1の閾値電圧間のウィンドウを低下させます。十分な回数の書き換えサイクルを繰り返すと、その差は認識できないほど小さくなり、セルはプログラムされた状態のままになり、耐久性不良が発生します。メーカーは通常、書き換え回数の上限を100万回以上と規定しています。[ 46 ]

保管中、特に温度上昇時に、フローティングゲートに注入された電子が絶縁体を通過して電荷損失を引き起こし、セルを消去状態に戻す可能性があります。メーカーは通常、10年以上のデータ保持を保証しています。[ 47 ]

フラッシュメモリはEEPROMの後継形態です。業界では、ブロック単位で消去可能なフラッシュメモリではなく、バイト単位で消去可能なメモリをEEPROMと呼ぶ慣習があります。EEPROMは、同じ容量でもフラッシュメモリよりも多くのダイ面積を占有します。これは、各セルが通常、読み出し、書き込み、消去用のトランジスタを必要とするのに対し、フラッシュメモリの消去回路は大きなセルブロック（多くの場合512×8）で共有されるためです。

FeRAMやMRAMなどの新しい不揮発性メモリ技術は、一部のアプリケーションで徐々に EEPROM に取って代わりつつありますが、当面は EEPROM 市場のわずかな部分を占めるものと予想されます。

EPROMとEEPROM/フラッシュとの比較

EPROMとEEPROMの違いは、メモリのプログラムと消去の方法にあります。EEPROMは、電界電子放出（業界では「ファウラー・ノルドハイム・トンネリング」として知られています）を利用して電気的にプログラムおよび消去できます。

EPROMは電気的に消去できず、フローティングゲートへのホットキャリア注入によってプログラムされます。消去は紫外線光源によって行われますが、実際には多くのEPROMは紫外線を透過しないプラスチックで封止されており、「ワンタイムプログラマブル」となっています。

ほとんどの NOR フラッシュ メモリはハイブリッド スタイルです。つまり、プログラミングはホット キャリア インジェクションによって行われ、消去はファウラー・ノルドハイム トンネリングによって行われます。

タイプ ゲートに電子を注入する（ほとんどの場合、ビット=0と解釈される） 間隔 ゲートから電子を削除します（ほとんどの場合、ビット = 1 として解釈されます） 期間/モード
EEPROM電界電子放出0.1〜5ミリ秒（バイト単位）電界電子放出0.1〜5ミリ秒、ブロック単位
NORフラッシュメモリホットキャリア注入0.01〜1ミリ秒電界電子放出0.01〜1ミリ秒、ブロック単位
EPROMホットキャリア注入3〜50ミリ秒（バイト単位）紫外線 <400 nm5～30分、チップ全体

参照

参考文献

  1. ^ 「TN-04-42: メモリモジュールシリアルプレゼンス検出」(PDF) . Micron Technology. 2002. 2022年7月26日時点のオリジナル(PDF)からアーカイブ。 2020年10月11日閲覧。
  2. ^ 「シリアルプレゼンス検出（SPD）」 TechTarget 、 2015年7月。
  3. ^樽井康雄; 林 豊; 永井 清子 (1971-09-01). 「電気的に書き換え可能な不揮発性半導体メモリの提案」.第3回固体デバイス講演会講演論文集, 東京. 応用物理学会: 155–162 .
  4. ^ a b樽井雄三; 林雄三; 永井健一 (1972). 「電気的に再プログラム可能な不揮発性半導体メモリ」. IEEE Journal of Solid-State Circuits . 7 (5): 369– 375. Bibcode : 1972IJSSC...7..369T . doi : 10.1109/JSSC.1972.1052895 . ISSN 0018-9200 . 
  5. ^ a b飯塚 秀次; 増岡 文雄; 佐藤 泰; 石川 正之 (1976). 「積層ゲート構造を有する電気的に可変なアバランシェ注入型MOS READ-ONLYメモリ」. IEEE Transactions on Electron Devices . 23 (4): 379– 387. Bibcode : 1976ITED...23..379I . doi : 10.1109/T-ED.1976.18415 . ISSN 0018-9383 . S2CID 30491074 .  
  6. ^ Rossler, B. (1977). 「nチャネルSIMOSワントランジスタセルを用いた電気的に消去・再プログラム可能な読み出し専用メモリ」. IEEE Transactions on Electron Devices . 24 (5): 606– 610. Bibcode : 1977ITED...24..606R . doi : 10.1109/T-ED.1977.18788 . ISSN 0018-9383 . S2CID 33203267 .  
  7. ^樽井康夫;永井清子林 豊 (1974-07-19) 「不揮発性半導体メモリ」（PDF）。およ ぶつり。43 (10): 990–1002。土井: 10.11470/oubutsu1932.43.990。ISSN 2188-2290。2018 年 3 月 12 日にオリジナルからアーカイブ(PDF)されました。 
  8. ^ US3865652A、アグスタ、ベンジャミン、チャン、ジョセフ・J.、ジョシ、マドゥカール・L.、「自己整合電界効果トランジスタおよび電荷結合素子の形成方法」、1975年2月11日発行 
  9. ^ a b増岡富士夫 (1972年8月31日). 「アバランシェ注入型MOSメモリ」 .{{cite journal}}:ジャーナルを引用するには|journal=（ヘルプ）が必要です
  10. ^ US3797000A、Agusta, B. & Chang, J.、「アバランシェ注入および記憶情報の抽出を利用する不揮発性半導体記憶装置」、1974年3月12日発行 
  11. ^ US4016588A、大谷修一・菊池正則、「不揮発性半導体記憶装置」、1977年4月5日発行 
  12. ^ "EEPROM" . TMview . 2018年3月10日時点のオリジナルよりアーカイブ。
  13. ^ 「登録番号1342184 – ライブ – 登録 – 発行済みおよびアクティブ」。
  14. ^モスコウィッツ、サンフォード・L. (2016). 「信頼性の問題」+EPROM+1970年代&pg=PA187 『先端材料イノベーション：21世紀におけるグローバル技術のマネジメント』ジョン・ワイリー・アンド・サンズ. ISBN 9781118986097。
  15. ^頼 康樹; 佐々見 輝俊; 長谷川 譲; 岡副 勝 (1973-05-18). 「電気的に再プログラム可能な不揮発性フローティングゲート半導体メモリデバイスおよび動作方法」 . Google Patents. 2018年5月3日時点のオリジナルよりアーカイブ。
  16. ^ Abbas, Shakir A.; Barile, Conrad A.; Lane, Ralph D.; Liu., Peter T (1973-03-16). 「US3836992A; 電気的に消去可能なフローティングゲートFETメモリセル」 . 米国特許商標庁. 2018年3月9日時点のオリジナルよりアーカイブ。
  17. ^ Frohman, Bentchkowsky D (1973年10月19日). 「電気的に変更可能なフローティングゲートデバイスおよびその変更方法」 . Google Patents.
  18. ^ Chou, Sunlin (1973年2月26日). 「消去可能なフローティングゲートデバイス」 .{{cite journal}}:ジャーナルを引用するには|journal=（ヘルプ）が必要です
  19. ^大屋修一; 菊池正則 (1974-12-27). 「不揮発性半導体記憶装置」 .{{cite journal}}:ジャーナルを引用するには|journal=（ヘルプ）が必要です
  20. ^ Verwey, JF; Kramer, RP (1974). 「Atmos—電気的に再プログラム可能な読み出し専用メモリデバイス」. IEEE Transactions on Electron Devices . 21 (10): 631– 636. Bibcode : 1974ITED...21..631V . doi : 10.1109/T-ED.1974.17981 . ISSN 0018-9383 . 
  21. ^ B.、ロスラー; RG、ミュラー (1975)。 「N チャネル SIMOS 1 トランジスタ セルを使用した、消去可能で電気的に再プログラム可能な読み取り専用メモリ」。Siemens Forschungs および Entwicklungsberichte。4 (6): 345–351。Bibcode : 1975SiFoE...4..345R。
  22. ^ Jack, S; Huang, T. (1975年9月8日). 「半導体メモリセル」 .{{cite journal}}:ジャーナルを引用するには|journal=（ヘルプ）が必要です
  23. ^ Gosney, WM (1977). 「DIFMOS—フローティングゲート型電気的消去可能不揮発性半導体メモリ技術」. IEEE Transactions on Electron Devices . 24 (5): 594– 599. Bibcode : 1977ITED...24..594G . doi : 10.1109/T-ED.1977.18786 . ISSN 0018-9383 . S2CID 45636024 .  
  24. ^ GB1517925A、「ストレージ電界効果トランジスタ」、1978年7月19日発行 
  25. ^ "1027459330501acc.pdf" (PDF) . 2015年2月7日時点のオリジナルよりアーカイブ(PDF) . 2015年2月5日閲覧。
  26. ^ Chen, PCY (1977年5月). 「閾値可変SiゲートMOSデバイス」. IEEE Transactions on Electron Devices . 24 (5): 584– 586. Bibcode : 1977ITED...24..584C . doi : 10.1109/T-ED.1977.18783 . ISSN 0018-9383 . S2CID 25586393 .  
  27. ^ Rossler, B. (1977年5月). 「nチャネルSIMOSワントランジスタセルを用いた電気的に消去・再プログラム可能な読み出し専用メモリ」. IEEE Transactions on Electron Devices . 24 (5): 606– 610. Bibcode : 1977ITED...24..606R . doi : 10.1109/T-ED.1977.18788 . ISSN 0018-9383 . S2CID 33203267 .  
  28. ^ Simko, Richard T. (1977年3月17日). 「電気的にプログラム可能かつ電気的に消去可能なMOSメモリセル」 .
  29. ^ Frohman-Bentchkowsky, Dov; Mar, Jerry; Perlegos, George; Johnson, William S. (1978年12月15日). 「トンネル効果を利用した電気的にプログラムおよび消去可能なMOSフローティングゲートメモリデバイスおよびその製造方法」
  30. ^ダマー、GWA (2013). 『電子の発明と発見：エレクトロニクスの黎明期から現代まで』エルゼビア. ISBN 9781483145211。
  31. ^ Johnson, W.; Perlegos, G.; Renninger, A.; Kuhn, G.; Ranganath, T. (1980). 「16Kb電気的に消去可能な不揮発性メモリ」. 1980 IEEE International Solid-State Circuits Conference. 技術論文ダイジェスト. 第XXIII巻. pp.  152– 153. doi : 10.1109/ISSCC.1980.1156030 . S2CID 44313709 . 
  32. ^ Euzent, B.; Boruta, N.; Lee, J.; Jenq, C. (1981). "Reliability Aspects of a Floating Gate E2 PROM". 19th International Reliability Physics Symposium . pp.  11– 16. doi : 10.1109/IRPS.1981.362965 . S2CID 41116025 . Intel 2816はFLOTOX構造を採用しており、これについては文献で詳細に議論されている。基本的に、図1に示すように、フローティングポリシリコンゲートとN+領域の間に200Å未満の酸化膜が使用されている。 
  33. ^ 2816A-2 PDFデータシート - Intel Corporation - Datasheets360.com . Intel. 1983年10月.
  34. ^ 「Seeq Technology » AntiqueTech」。2014年10月2日時点のオリジナルよりアーカイブ。
  35. ^ Rostky, George (2002年7月2日). 「IntelのPROM騎士たちを偲んで」 . EE Times . 2007年9月29日時点のオリジナルよりアーカイブ。 2007年2月8日閲覧。
  36. ^ Atmel AT28C16 データシート(PDF) (0540B 版). 1998年10月. 2017年8月29日時点のオリジナルよりアーカイブ(PDF) .
  37. ^ Ciarcia, Steve (1981). Ciarcia's Circuit Cellar . Circuit Cellar. ISBN 978-0-07-010963-6。
  38. ^ Gutmann, Peter (2001-08-15). 「半導体デバイスにおけるデータ残留」 .第10回USENIXセキュリティシンポジウム. IBM TJ Watson Research Center: 39– 54. 2016年10月12日時点のオリジナルよりアーカイブ。
  39. ^ Janwadkar、Sudhanshu (2017-10-24)。「フローティングゲートMOS（FLOTOX）の作製」。www.slideshare.net。
  40. ^ Koga, R.; Tran, V.; George, J.; Crawford, K.; Crain, S.; Zakrzewski, M.; Yu, P. 「一部の先進フラッシュメモリと先入先出メモリのSEE感度」(PDF)。The Aerospace Corporation。2018年3月14日時点のオリジナルからアーカイブ(PDF) 。
  41. ^ Fuller, Dr. Lynn (2012-02-22). CMOSプロセスのバリエーションとEEPROM製造技術. マイクロエレクトロニクス工学部、ロチェスター工科大学.
  42. ^グローゼネケン、G.;メース、彼;ヴァンハウト、J. Witters、JS不揮発性半導体メモリデバイスの基礎。CiteSeerX 10.1.1.111.9431。 
  43. ^ Bergemont, Albert; Chi, Min-Hwa (1997-05-05). 「米国特許5856222：高密度EEPROMセルの製造方法」 . patents.google.com . National Semiconductor Corp.
  44. ^ a b Skorobogatov, Sergei (2017). 「マイクロプロービングによる暗号化メモリ攻撃の可能性」(PDF) . 2017 Euromicro Conference on Digital System Design (DSD) . ウィーン. pp.  244– 251. doi : 10.1109/DSD.2017.69 . ISBN 978-1-5386-2146-2。
  45. ^ 「マイクロコントローラのコピー保護の解除」 www.cl.cam.ac.uk。2017年10月22日時点のオリジナルよりアーカイブ。
  46. ^ 「よくある質問 -ROHM Semiconductor」。2011年2月19日時点のオリジナルよりアーカイブ。
  47. ^システム統合 - トランジスタ設計から大規模集積回路まで
「 https://en.wikipedia.org/w/index.php?title=EEPROM&oldid=1334097914」から取得