ネットバースト

ネットバースト
一般情報
発売2000年11月20日 （2000年11月20日）
パフォーマンス
最大CPUクロックレート1.3GHz～3.8GHz
FSB速度100 MT/秒から1066 MT/秒
物理的仕様
トランジスタ
コア
  • 1～2（ハイパースレッディングによる2～4スレッド）
ソケット
キャッシュ
L1キャッシュコアあたり8KB～16KB
L2キャッシュ128 KBから4096 KB
L3キャッシュ4 MB～16 MBの共有
アーキテクチャと分類
マイクロアーキテクチャネットバースト
命令セットx86-16、IA-32、x86-64（一部）
拡張機能
製品、モデル、バリエーション
モデル
  • セレロン
  • セレロンD
  • ペンティアム4
  • ペンティアムD
  • ゼオン
歴史
前任者P6
後継者インテル コアIA-64

NetBurstマイクロアーキテクチャ[ 1 ] [ 2 ]は、 Intel社内ではP68と呼ばれ、 Intel製のx86ファミリの中央処理装置(CPU)におけるP6マイクロアーキテクチャの後継であった。このアーキテクチャを採用した最初のCPUは、2000年11月20日にリリースされたウィラメットコアのPentium 4で、これはPentium 4 CPUの最初のものであった。その後のすべてのPentium 4およびPentium D派生型もNetBurstに基づいている。2001年半ば、IntelはNetBurstに基づくFosterコアをリリースし、これによりXeon CPUも新しいアーキテクチャに切り替わった。Pentium 4ベースのCeleron CPUもNetBurstアーキテクチャを採用している。これは2010年に廃止され、 2006年7月にリリースされたP6に基づく Coreマイクロアーキテクチャに置き換えられた。

テクノロジー

NetBurst マイクロアーキテクチャには、ハイパースレッディング、ハイパーパイプラインテクノロジー、ラピッド実行エンジン、実行トレースキャッシュ、リプレイ システムなどの機能が含まれています。これらの機能はすべてこのマイクロアーキテクチャで初めて導入されたもので、その後再び登場しなかった機能もあります。

ハイパースレッディング

ハイパースレッディングは、x86プロセッサ上で実行される計算（複数のタスクを同時に実行すること）の並列化を向上させるために使用される、Intel独自の同時マルチスレッディング（SMT）実装です。Intelは2002年にNetBurstプロセッサでこれを導入しました。その後、 Core 2では廃止されましたが、 Nehalemマイクロアーキテクチャで再導入されました。

クアッドポンプフロントサイドバス

NorthwoodコアとWillametteコアは、100MHzで動作する外部フロントサイドバス（FSB）を備えており、クロックサイクルごとに4ビットを転送するため、実効速度は400MHzです。Northwoodコアの後継機種、およびPrescottコア（および派生機種）は、実効速度800MHzのフロントサイドバス（200MHzクアッドポンプ）を搭載しています。[1]

ハイパーパイプライン技術

Willamette コアと Northwood コアには 20 ステージの命令パイプラインが含まれています。これは、パイプラインに 10 ステージしかなかった Pentium III と比較するとステージ数の大幅な増加です。Prescott コアでは、パイプラインの長さが 31 ステージに増加しました。パイプラインが長いことの欠点は、分岐予測が外れた場合にトレースバックする必要があるステージ数が増えるため、その予測外れのペナルティが大きくなることです。この問題に対処するために、Intel は Rapid Execution Engine を考案し、分岐予測テクノロジに多大な投資を行ってきました。Intel によると、このテクノロジにより、Pentium IIIよりも分岐予測が33%削減されたとのことです。[ 3 ]実際には、パイプラインが長いと、クロックあたりに実行される命令数(IPC) が減少して効率が低下しました。これは、消費電力と発熱が予想以上に増加したためにパフォーマンスの低下を補うために十分なクロック速度に到達できなかったためです。

高速実行エンジン

このテクノロジにより、CPU コア内の 2 つの算術論理ユニット(ALU) がダブルポンプされ、実際にはコアクロック周波数の 2 倍で動作するようになります。たとえば、3.8GHz プロセッサでは、ALU は実質的に 7.6GHz で動作します。この理由は、一般に IPC カウントの低さを補うためです。さらに、これにより CPU の整数パフォーマンスが大幅に向上します。Intel は、高速バレルシフタを、 CPU コアと同じ周波数で動作するシフト/回転実行ユニットに置き換えました。欠点は、一部の命令が以前よりも (相対的にも絶対的にも) 大幅に遅くなったことです[注 1 ] 。これにより、複数のターゲット CPU に対する最適化が難しくなります。一例として、シフト操作と回転操作が挙げられますが、これらの操作は、主要な競合プロセッサであるAthlonを含む、i386 以降のすべての x86 CPU に搭載されていたバレルシフタがないことに影響を受けます。

実行トレースキャッシュ

インテルはCPUのL1キャッシュ内に実行トレースキャッシュを組み込んでいます。このキャッシュはデコードされたマイクロオペレーションを格納するため、新しい命令を実行する際に、CPUは命令を再度フェッチしてデコードする代わりに、トレースキャッシュからデコードされたマイクロオペレーションに直接アクセスし、大幅な時間節約を実現します。さらに、マイクロオペレーションは予測された実行パスにキャッシュされるため、CPUがキャッシュから命令をフェッチする際には、既に正しい実行順序で存在していることになります。[ 4 ]インテルは後にSandy Bridgeで、マイクロオペレーションキャッシュ（UOPキャッシュ） と呼ばれる、類似しているがよりシンプルな概念を導入しました。

リプレイシステム

リプレイシステムは、Intel Pentium 4プロセッサ内のサブシステムであり、プロセッサのスケジューラによって誤って実行対象として送信された操作を捕捉します。リプレイシステムによって捕捉された操作は、適切な実行に必要な条件が満たされるまでループ内で再実行されます。

分岐予測のヒント

Intel NetBurstアーキテクチャでは、静的予測を実行するか否かを判断するための分岐予測ヒントをコードに挿入することが可能であったが、この機能は後期のIntelプロセッサでは廃止された。Intelによると、NetBurstの分岐予測アルゴリズムはP6のものよりも33%優れているという。[ 5 ] [ 6 ]

開発とスケーリングの問題

これらの機能強化にもかかわらず、NetBurstアーキテクチャは、性能向上を目指す技術者にとって障害となった。このマイクロアーキテクチャで、Intelは10GHzのクロック速度を達成することを計画していたが[ 7 ]、クロック速度の上昇に伴い、電力/熱放散を通常の使用可能機能の範囲内に抑えることに課題が増していった。Intelは2004年11月に3.8GHzの速度の壁に到達したが、その過程で問題に遭遇した。これらの問題の後、熱やその他の関連問題が突破不可能な壁となり始めたため、Intelは2006年にNetBurstの後継となるCoreマイクロアーキテクチャの開発に着手した（ Pentium ProのP6 CoreからTualatin Pentium III -S、そして最も直接的にはPentium Mにヒントを得た）。

改訂

リビジョン プロセッサブランド パイプラインステージ
ウィラメット（180 nm） セレロン、ペンティアム4、Xeon 20
ノースウッド（130 nm） Celeron、Pentium 4、Pentium 4 HT、Pentium 4 HT Extreme Edition、Xeon 20
プレスコット（90 nm） Celeron D、Pentium 4、Pentium 4 HT、Pentium 4 HT Extreme Edition、Xeon 31
シーダーミル（65 nm） セレロンD、ペンティアム4HT 31
スミスフィールド（90 nm） ペンティアムD、Xeon 31
プレスラー（65 nm） ペンティアムD、Xeon 31

2002 年 1 月、Intel はオリジナルのWillametteコアをNorthwoodと呼ばれる NetBurst マイクロアーキテクチャの再設計バージョンに置き換えました。Northwood設計では、キャッシュ サイズの増加、より小型の 130 nm 製造プロセス、およびハイパースレッディング(当初は 3.06 GHz モデルを除くすべてのモデルでこの機能は無効になっていました) を組み合わせて、NetBurst マイクロアーキテクチャのより現代的で高性能なバージョンを生み出しました。

2004年2月、Intelはマイクロアーキテクチャのより根本的な改訂であるPrescottを発表しました。Prescottコアは90nmプロセスで製造され、さらに大容量のキャッシュ（Northwoodの512KBから1MB、Prescott 2Mでは2MB）の追加、はるかに深い命令パイプライン（ Northwoodの20ステージに対して31ステージ）、大幅に改良された分岐予測子、 SSE3命令の導入、および後に、x86マイクロアーキテクチャのx86-64 64ビットバージョンの互換実装に対するIntelのブランドであるIntel Extended Memory 64 Technology（EM64T）の実装など、いくつかの主要な設計変更が含まれていました（ハイパースレッディングと同様に、Pentium 4 HTブランドのすべてのPrescottチップは、この機能をサポートするハードウェアを持っていますが、最初はハイエンドのXeonプロセッサでのみ有効にされ、その後、 Pentium商標のプロセッサで正式に導入されました）。Prescottでは、消費電力と放熱も大きな問題となりました。Prescott は、Intel のシングルコア x86 および x86-64 プロセッサの中で最も動作温度が高く、消費電力も最も高くなるプロセッサとなりました。消費電力と放熱への懸念から、Intel は 3.8GHz を超えるクロックの Prescott や、3.46GHz を超えるクロックのモバイル版コアをリリースできませんでした。

Intel はまた、Pentium D というブランドの NetBurst マイクロアーキテクチャに基づくデュアルコア プロセッサをリリースしました。最初の Pentium D コアはSmithfieldというコード名で呼ばれ、実際には 1 つのダイに 2 つの Prescott コアが搭載されていました。その後、Preslerというコード名が付けられ、2 つの別々のダイに 2 つのCedar Millコアが搭載されました( Cedar MillはPrescottの 65 nm ダイ シュリンクです)。

ロードマップ

後継

Intelでは40から50のパイプラインステージを持つTejasとJayhawkというNetBurstベースの後継プロセッサを開発していたが、最終的にはNetBurstをCoreマイクロアーキテクチャに置き換えることを決定し、[ 8 ] [ 9 ] 2006年7月にリリースされた。これらの後継プロセッサはPentium Pro ( P6マイクロアーキテクチャ)から直接派生したものだった。2008年8月8日、Intel NetBurstベースのプロセッサは終了した。[ 10 ] NetBurstが中止された理由は、クロック速度が高いために深刻な熱問題が生じたためである。一部のCoreベースおよびNehalemベースのプロセッサではTDPがさらに高いものがあるが、ほとんどのプロセッサはマルチコアであるため、各コアは最大TDPのほんの一部を放出し、最高クロックのCoreベースのシングルコアプロセッサでも最大27Wの熱しか放出しない。最高速クロックのデスクトップ向けPentium 4プロセッサ（シングルコア）のTDPは115Wでしたが、モバイル向け最高速クロックのTDPは88Wでした。ただし、新しいステッピングの導入により、一部のモデルのTDPは最終的に引き下げられました。

Core マイクロアーキテクチャの後継である Nehalem マイクロアーキテクチャは、2000 年に遡る Intel ロードマップによると NetBurst の進化形となるはずでした。Nehalem は、3.06 GHz Northwoodコアで初めて導入されたハイパースレッディング テクノロジや、Pentium 4 Extreme Edition で使用されているGallatinコアのコンシューマー プロセッサで初めて実装された L3 キャッシュなど、 NetBurst の特定の機能を再実装しています。

NetBurstベースのチップ

参照

注記

  1. ^ 「相対的」とは、命令が完了するのに必要なサイクル数であり、「絶対的」とは、クロック速度を考慮した上で命令が完了するのにかかる時間を指します。例えば、1GHzプロセッサで10サイクルかかる命令は10ナノ秒かかります。したがって、0.01GHz（100ナノ秒）プロセッサで1サイクルかかる命令よりも相対的に遅く、絶対的に速いと言えます。

参考文献

  1. ^ Carmean, Doug (2002年春). 「Intel Pentium 4プロセッサ」(PDF) . Intel . 2018年4月19日時点のオリジナル(PDF)からアーカイブ。
  2. ^ 「Replay: Unknown Features of the NetBurst Core」 . XbitLabs . 2016年3月6日.オリジナルより2016年3月6日時点のアーカイブ。
  3. ^ 「トレースキャッシュ分岐予測ユニット」。Intelの新しいPentium 4プロセッサ。Tom 's Hardware。2000年11月20日。 2021年4月30日閲覧。
  4. ^ 「実行パイプラインへの参入 - Pentium 4のトレースキャッシュ、続編」。Intelの新しいPentium 4プロセッサ。Tom 's Hardware。2000年11月20日。 2021年4月30日閲覧。
  5. ^ Fog, Agner (2016年12月1日). 「Intel、AMD、VIA CPUのマイクロアーキテクチャ」(PDF) . p. 36. 2017年3月22日閲覧。
  6. ^ Milenkovic, Milena; Milenkovic, Aleksandar; Kulick, Jeffrey. 「Intel分岐予測器の謎を解明する」(PDF) .
  7. ^ Shimpi, Anand Lal. 「Intelの製造プロセスの未来」 。 2011年6月18日時点のオリジナルよりアーカイブ。2018年4月4日閲覧。
  8. ^ 「Intel 、TejasおよびJayhawkチップに別れを告げる」The Register。
  9. ^ Goodwins, Rupert. 「Intel、TejasとJayhawkをキャンセル」 ZDNet . 2019年8月21日閲覧。
  10. ^ Shilov, Anton (2007年5月21日). 「IntelのNetBurstマイクロアーキテクチャの時代は終焉へ」 . XbitLabs . 2015年10月17日時点のオリジナルよりアーカイブ。2015年11月29日閲覧。
「 https://en.wikipedia.org/w/index.php?title=NetBurst&oldid=1334044190#Execution_Trace_Cache」から取得