制限的な設計ルール

設計ルールは、半導体ファウンドリによって維持・公開され、顧客（集積回路のレイアウト設計者）が従うべきものです。 制限的設計ルール（RDR）は、従来、高度なプロセス技術が確立されていない状況において、レイアウト設計者が通常の設計ルールで享受してきた「自由度」を一部制限します。顧客、ひいてはファウンドリ自身にとって許容できる投資収益率を達成・維持するために、ファウンドリは技術的な理由から、集積回路の完成したレイアウト設計がより高度なプロセス技術において所望の歩留まりで製造可能であることをより確実にするために、RDRを採用せざるを得ない場合があります。

外部リンク

• ガートナーのスミス氏は32nmで「制限的な設計ルール」を提唱
• DFM を超えて: 制限的な設計ルールをめぐる戦線形成 (2007-03-27 にWayback Machineでアーカイブ)
• 32nm技術における「制限的な設計ルール」