書き込み 可能な揮発性ランダム アクセス メモリの例: 同期ダイナミック RAM モジュール。主にパーソナル コンピュータ、ワークステーション、サーバーのメイン メモリとして使用されます。
64ビットのメモリチップダイ、1960年代半ばにIBMで製造されたSP95フェーズ2バッファメモリとメモリコアの鉄リング
白いヒートシンク付き8GB DDR3 RAMスティック

ランダムアクセスメモリ（RAM、/ ræm /）は、任意の順序で読み取りおよび変更が可能な電子コンピュータメモリの一種で、通常は作業データとマシンコードを格納するために使用されます。[1] [2]ランダムアクセスメモリデバイスは、メモリ内のデータの物理的な位置に関係なく、ほぼ同じ時間でデータ項目の読み取りまたは書き込みを可能にします。これは、メディアの回転速度やアームの動きなどの機械的な制限により、データ項目の読み取りおよび書き込みに必要な時間が記録媒体上の物理的な位置によって大幅に異なる他の直接アクセスデータストレージメディア （ハードディスクや磁気テープなど）とは対照的です。

現代の技術では、ランダムアクセスメモリはMOS（金属酸化物半導体）メモリセルを備えた集積回路（IC）チップの形をとります。RAMは通常、電源が切れると保存された情報が失われる揮発性メモリに関連付けられます。揮発性ランダムアクセス半導体メモリには、主にスタティックランダムアクセスメモリ（SRAM）とダイナミックランダムアクセスメモリ（DRAM） の2種類があります。

不揮発性RAMも開発されており[3]、他の種類の不揮発性メモリは読み出し操作ではランダムアクセスが可能ですが、書き込み操作は不可能であるか、その他の制限があります。これには、ほとんどの種類のROMとNORフラッシュメモリが含まれます。

半導体RAMの使用は、IBMがSystem/360 Model 95コンピュータ用にモノリシック（シングルチップ）16ビットSP95 SRAMチップを発表し、東芝が180ビットToscal BC-1411電子計算機にバイポーラDRAMメモリセルを使用した1965年にまで遡ります。どちらもバイポーラトランジスタに基づいています。磁気コアメモリよりも高速でしたが、バイポーラDRAMは当時主流だった磁気コアメモリの低価格には太刀打ちできませんでした。[4] 1966年、ロバート・デナード博士は、コンデンサごとにMOSトランジスタが1つある最新のDRAMアーキテクチャを発明しました。[5]最初の商用DRAM ICチップである1K Intel 1103は、1970年10月に発表されました。同期ダイナミックランダムアクセスメモリ（SDRAM）は、1992年にサムスンKM48SL2000チップで再導入されました。

歴史

1930 年代半ばのIBM集計マシンでは、情報を保存するために機械式カウンターが使用されていました。

初期のコンピュータは、主記憶機能にリレー、機械式カウンタ[6]、または遅延線を使用していました。超音波遅延線はシリアルデバイスであり、書き込まれた順序でのみデータを再生できました。ドラムメモリは比較的低コストで拡張できましたが、メモリ項目を効率的に取得するには、速度を最適化するためにドラムの物理的なレイアウトの知識が必要です。三極真空管で作られたラッチ、および後に個別のトランジスタで作られたラッチは、レジスタなどの小型で高速なメモリに使用されました。このようなレジスタは比較的大きく、大量のデータに使用するにはコストが高すぎました。通常、このようなメモリは数十ビットから数百ビットしか提供できませんでした。

最初の実用的なランダムアクセスメモリはウィリアムズ管でした。これは、ブラウン管の表面上の電荷を帯びた点としてデータを保存しました。CRTの電子ビームは、ブラウン管上の点を任意の順序で読み書きできるため、メモリはランダムアクセスでした。ウィリアムズ管の容量は数百ビットから1000ビット程度でしたが、個々の真空管ラッチを使用するよりもはるかに小型で高速、そして電力効率に優れていました。イギリスのマンチェスター大学で開発されたウィリアムズ管は、マンチェスター・ベイビー・コンピュータに初めて電子的に保存されたプログラムを実装するための媒体を提供しました。このコンピュータは1948年6月21日に初めてプログラムの実行に成功しました。[7]実際、ウィリアムズ管メモリはベイビーのために設計されたのではなく、ベイビーはメモリの信頼性を実証するためのテストベッドでした。 [8] [9]

磁気コアメモリは1947年に発明され、1970年代半ばまで開発が続けられました。磁気リングの配列を用いたランダムアクセスメモリとして広く普及しました。各リングの磁化方向を変えることで、リングごとに1ビットのデータを保存できました。各リングには、選択と読み出しまたは書き込みを行うためのアドレス線の組み合わせが備わっていたため、任意のメモリ位置に任意の順序でアクセスすることができました。磁気コアメモリは、1970年代初頭に集積回路（IC）の半導体メモリに取って代わられるまで、コンピュータメモリの標準的な形態でした。 [10]

統合型読み取り専用メモリ(ROM) 回路が開発される前は、アドレス デコーダーによって駆動されるダイオード マトリックス、または特別に巻かれたコア ロープ メモリプレーンを使用して、永続的(または読み取り専用) ランダム アクセス メモリが構築されることがよくありました。[引用が必要]

半導体メモリは1960年代にバイポーラトランジスタを用いたバイポーラメモリとともに登場しました。バイポーラメモリは高速でしたが、磁気コアメモリの低価格には太刀打ちできませんでした。[11]

MOS ラム

1957年、フロッシュとデリックはベル研究所で最初の二酸化シリコン電界効果トランジスタを製造した。これは、ドレインとソースが表面で隣接した最初のトランジスタであった。[12]その後、1960年にベル研究所のチームが動作するMOSFETを実証した。[13] [14]これは、 1964年にフェアチャイルドセミコンダクタのジョンシュミットによる金属酸化物半導体（MOS）メモリの開発につながった。[10] [15] MOS半導体メモリは、高速であることに加えて、磁気コアメモリよりも安価で消費電力が少ない。[10] 1968年にフェアチャイルドのフェデリコファギンによるシリコンゲートMOS集積回路（MOS IC）技術の開発により、 MOSメモリチップの製造が可能になった。[16] MOSメモリは、1970年代初頭に磁気コアメモリを追い抜いて主要なメモリ技術となった。[10

集積バイポーラスタティックランダムアクセスメモリ（SRAM）は、 1963年にフェアチャイルドセミコンダクターのロバートH.ノーマンによって発明されました。[17]続いて1964年にフェアチャイルドのジョンシュミットによってMOS SRAMが開発されました。[10] SRAMは磁気コアメモリの代替となりましたが、データビットごとに6つのMOSトランジスタが必要でした。[18] SRAMの商用利用は、1965年にIBMがSystem/360 Model 95用にSP95メモリチップを発表したときに始まりました。[11]

ダイナミック・ランダム・アクセス・メモリ（DRAM）は、4個または6個のトランジスタからなるラッチ回路を、メモリビットごとに1個のトランジスタに置き換えることを可能にし、揮発性を犠牲にしてメモリ密度を大幅に向上させました。データは各トランジスタの微小な容量に保存され、電荷が漏れ出てしまう前に数ミリ秒ごとに 定期的にリフレッシュする必要がありました。

1965年に発売された東芝のToscal BC-1411電子計算機[19] [20] [21]は、コンデンサバイポーラDRAMの一種を使用し、ゲルマニウムバイポーラトランジスタとコンデンサで構成される個別のメモリセルに180ビットのデータを保存しました。[20] [21]コンデンサは、アタナソフ・ベリーコンピュータのドラム、ウィリアムズ管、セレクトロン管など、それ以前のメモリ方式にも使用されていました。バイポーラDRAMは磁気コアメモリよりも高速でしたが、当時主流だった磁気コアメモリの低価格には太刀打ちできませんでした。[22]

CMOS 1メガビット（Mbit）DRAMチップ。 1989年にVEB Carl Zeiss Jenaによって開発された最後のモデルの1つ。

1966年、ロバート・デナードはMOS技術の特性を調べているときに、 MOSコンデンサを構築できること、MOSコンデンサに電荷を蓄えるか蓄えないかでビットの1と0を表現できること、そしてMOSトランジスタがコンデンサへの電荷の書き込みを制御できることを発見した。これが、コンデンサごとに1つのMOSトランジスタがある現代のDRAMアーキテクチャの開発につながった。[18] 1967年、デナードはIBMのもとでMOS技術に基づくシングルトランジスタDRAMメモリセルの特許を申請した。[18] [23]最初の商用DRAM ICチップはIntel 1103で、8μmのMOSプロセスで製造され、容量は1kビットで、 1970年にリリースされた。[10] [24] [25]  

初期のDRAMはCPUクロックと同期することが多く、初期のマイクロプロセッサで使用されていました。1970年代半ばにはDRAMは非同期設計に移行しましたが、1990年代には同期動作に戻りました。[26] [27] 1992年にサムスンは16メガビットの容量を持つKM48SL2000をリリースしました。[28] [29]最初の商用ダブルデータレートSDRAMは、1998年6月にリリースされたサムスンの64メガビットDDR SDRAMでした。 [30] GDDR （グラフィックスDDR）はSGRAM （同期グラフィックスRAM）の一種で、1998年にサムスンが16メガビットのメモリチップとして初めてリリースしました。[31]    

種類

一般に、RAMという用語は固体記憶装置、より具体的にはほとんどのコンピュータのメインメモリを指します。現代のRAMとして広く使用されている2つの形式は、スタティックRAM（SRAM）とダイナミックRAM （DRAM）です。SRAMでは、メモリセルの状態を使用して1ビットのデータが格納され、通常は6つのMOSFETが使用されます。この形式のRAMは製造コストが高いですが、一般的にDRAMよりも高速で、必要な静的電力も少なくなります。現代のコンピュータでは、SRAMはCPUのキャッシュメモリとしてよく使用されます。DRAMは、トランジスタとコンデンサのペア（通常はそれぞれMOSFETとMOSコンデンサ）を使用して1ビットのデータが格納されます[32]。このペアは一緒にDRAMセルを構成します。コンデンサは高電荷または低電荷（それぞれ1または0）を保持し、トランジスタはチップ上の制御回路がコンデンサの電荷状態を読み取ったり変更したりするためのスイッチとして機能します。この形式のメモリはスタティックRAMよりも製造コストが低いため、現代のコンピュータで使用されるコンピュータメモリの主流となっています。

スタティックRAMとダイナミックRAMはどちらも揮発性メモリとみなされ、システムから電源が切断されると状態が失われます。一方、読み取り専用メモリ（ROM）は、特定のトランジスタを永続的に有効または無効にすることでデータを保存するため、メモリの内容を変更することはできません。書き込み可能なROM（ EEPROMやNORフラッシュなど）は、ROMとRAMの両方の特性を備えており、電源が供給されていなくてもデータを保持でき、特別な機器を必要とせずに更新できます。

ECC メモリ(SRAM または DRAM) には、パリティ ビットまたはエラー訂正コードを使用して、保存されたデータ内のランダムな障害 (メモリ エラー) を検出および/または訂正するための特別な回路が含まれています。

メモリセル

メモリセルは、コンピュータメモリの基本的な構成要素です。メモリセルは、 1ビットのバイナリ情報を記憶する電子回路です。セルは、論理1（高電圧レベル）を記憶するようにセットされ、論理0（低電圧レベル）を記憶するようにリセットされます。その値は、セット/リセット処理によって変更されるまで維持されます。メモリセル内の値は、読み出すことでアクセスできます。

SRAMでは、メモリセルはフリップフロップ回路の一種であり、通常はFETを用いて実装されます。つまり、SRAMはアクセスされていないときの消費電力が非常に少ないですが、複雑で高価であり、記憶密度も低くなります。

2つ目のタイプであるDRAMは、コンデンサをベースにしています。このコンデンサを充放電することで、セルに1または0を記憶できます。しかし、コンデンサの電荷は徐々に失われるため、定期的にリフレッシュする必要があります。このリフレッシュプロセスのため、DRAMはSRAMよりも消費電力は高くなりますが、SRAMに比べて高い記憶密度と低いユニットコストを実現できます。

アドレッシング

メモリセルが有用であるためには、読み出しと書き込みが可能でなければなりません。RAMデバイス内では、メモリセルを選択するために多重化および多重分離回路が用いられます。通常、RAMデバイスにはアドレスラインのセットがあり、これらのラインに適用されるビットの組み合わせごとに、メモリセルのセットが選択されます。このアドレス指定により、RAMデバイスのメモリ容量はほぼ常に2のべき乗になります。

通常、複数のメモリセルが同じアドレスを共有します。例えば、4ビット幅のRAMチップには、アドレスごとに4つのメモリセルがあります。メモリの幅とマイクロプロセッサの幅は異なる場合が多く、32ビットのマイクロプロセッサの場合は、4ビットのRAMチップが8個必要になります。

多くの場合、単一のデバイスで提供できるよりも多くのアドレスが必要になります。その場合、複数のデバイスが使用され、外部マルチプレクサを使用して特定のアドレス範囲に割り当てられたデバイスを選択します。RAMはバイト単位でアドレス指定できることが多いですが、ワード単位でアドレス指定できるRAMも存在します。[33] [34]

メモリ階層

多くのコンピュータシステムは、プロセッサレジスタ、オンダイ SRAMキャッシュ、外部キャッシュ、DRAM、メモリページングシステム、そしてSSDまたはハードドライブ上の仮想メモリまたはスワップスペースで構成されるメモリ階層を備えています。プログラミングの観点からは、このメモリプール全体をRAMと呼ぶこともあります。メモリ階層を使用する全体的な目標は、メモリシステム全体の総コストを最小限に抑えながら、 平均アクセス時間を可能な限り短縮することです。

RAMのその他の用途

ノートパソコン用 RAM のSO -DIMMスティック。デスクトップ コンピュータで使用される標準DIMMの約半分のサイズです。

RAM は、オペレーティング システムやアプリケーションの一時的な保存場所や作業スペースとして機能するほか、さまざまな用途で使用されます。

仮想メモリ

最近のオペレーティング システムのほとんどは、仮想メモリと呼ばれる、RAM 容量を拡張する方法を採用しています。コンピューターのハード ドライブまたはSSDの一部がページング ファイルまたはスクラッチ パーティション用に割り当てられ、物理 RAM とページング ファイルの組み合わせがシステムの合計メモリを構成します。たとえば、コンピューターに 2 GB の RAM と 1 GB のページ ファイルがある場合、オペレーティング システムで使用できるメモリの合計は 3 GB になります。システムの物理メモリが不足すると、RAM の一部をページング ファイルにスワップして、新しいデータ用のスペースを確保できます。以前にスワップされた情報が再び必要になった場合は、別のスワップが実行され、情報が RAM に読み戻されます。このメカニズムを過度に使用するとスラッシングが発生し、一般的にシステム全体のパフォーマンスが低下します。これは主に、ハード ドライブが RAM よりはるかに遅いためです。

RAMディスク

ソフトウェアはコンピュータのRAMの一部を「パーティション分割」し、RAMディスクと呼ばれるより高速なハードドライブとして動作させることができます。RAMディスクは、メモリにスタンバイバッテリー電源が供給されるように設定するか、RAMディスクへの変更が不揮発性ディスクに書き込まれない限り、コンピュータをシャットダウンすると保存されたデータが失われます。RAMディスクは、RAMディスクの初期化時に物理ディスクから再読み込みされます。

シャドウRAM

アクセス時間を短縮するために、比較的低速なROMチップの内容を読み書き可能なメモリにコピーする場合もあります。その後、ROMチップは無効化され、初期化されたメモリ位置が同じアドレスブロック（多くの場合、書き込み保護されている）に切り替えられます。このプロセスはシャドウイングとも呼ばれ、コンピュータと組み込みシステムの両方で広く採用されています。

一般的な例として、一般的なパーソナルコンピュータのBIOSには、「シャドウBIOSを使用する」などのオプションがよくあります。これを有効にすると、BIOSのROMのデータに依存する機能は、代わりにDRAMの領域を使用します（ほとんどのBIOSでは、ビデオカードのROMやその他のROMセクションのシャドウイングも切り替えられます）。システムによっては、パフォーマンスの向上につながらず、非互換性が生じる可能性があります。例えば、シャドウRAMを使用すると、オペレーティングシステムから一部のハードウェアにアクセスできなくなる場合があります。一部のシステムでは、起動後にBIOSが使用されず、ハードウェアへの直接アクセスが優先されるため、このメリットは仮説的なものに過ぎない場合があります。空きメモリはシャドウROMのサイズ分減少します。[35]

仮想プライベートネットワーク

一部の仮想プライベートネットワークサービスでは、RAMサーバーを利用して、セッションメタデータや暗号化素材を含むすべてのランタイム状態を揮発性メモリに保存しています。これにより、電源の投入や再起動によって状態が消去され、ディスクバックアップの設計に比べて永続的なフォレンジックアーティファクトが減少します。[36] [37 ]このような設計では、データはハードドライブに書き込まれず、すべての情報は揮発性メモリに保存され、サーバーの電源を切ったり再起動したりすると消去されます。[38]

記憶の壁

メモリウォールとは、CPUの速度とCPUチップ外のメモリの応答時間（メモリレイテンシと呼ばれる）の差が拡大していることである。この差の重要な原因は、チップ境界を越えた通信帯域幅の限界である。1986年から2000年にかけて、 CPU速度は年間55%向上したのに対し、オフチップメモリ​​の応答時間はわずか10%しか向上しなかった。こうした傾向から、メモリレイテンシがコンピュータ性能における大きなボトルネックになると予想された。[39]

この差異のもう 1 つの理由は、1980 年代の PC 革命の開始以降、メモリ サイズが大幅に増加したことです。当初、PC に搭載されていた RAM は 1 メビバイト未満で、応答時間は 1 CPU クロック サイクルであることが多く、待機状態は 0 でした。メモリ ユニットが大きいほど、同じ種類の小さなものよりも本質的に遅くなります。これは、信号が大きな回路を通過するのに時間がかかるためです。応答時間が 1 クロック サイクルの、数ギビバイトのメモリ ユニットを構築することは、困難または不可能です。最新の CPU は、多くの場合、1 メビバイトの待機状態のないキャッシュ メモリを備えていますが、チップ間通信の帯域幅制限のため、CPU コアと同じチップ上に存在します。また、このキャッシュ メモリは、大容量メモリに使用されるダイナミック RAM よりもはるかに高価なスタティック RAM で構築する必要があります。スタティック RAM は、消費電力もはるかに高くなります。

CPU速度の向上は、大きな物理的障壁とCPU設計が既にメモリの限界に達していることから、大幅に鈍化しました。Intelは2005年の文書でこれらの原因をまとめています。[40]

まず第一に、チップの形状が縮小しクロック周波数が上昇すると、トランジスタのリーク電流が増加し、過剰な電力消費と発熱につながります... 第二に、クロック速度の高速化による利点は、メモリアクセス時間がクロック周波数の増加に追いついていないため、メモリレイテンシによって部分的に相殺されます。 第三に、特定のアプリケーションでは、プロセッサが高速化するにつれて従来のシリアルアーキテクチャの効率が低下しており (いわゆるフォンノイマンボトルネックのため)、周波数の増加によって得られるはずのメリットがさらに損なわれています。 さらに、ソリッドステートデバイス内でインダクタンスを生成する手段の制限もあって、信号伝送における抵抗-容量(RC) 遅延はフィーチャサイズの縮小に伴って増大しており、周波数の増加では対処できない別のボトルネックを引き起こします。

信号伝送におけるRC遅延は、「クロックレート対IPC：従来のマイクロアーキテクチャの終焉」[41]でも指摘されており、2000年から2014年の間にCPUパフォーマンスが年間平均最大12.5％向上すると予測されています。

異なる概念として、プロセッサとメモリの性能ギャップがある。これは、2Dチップでは離れているロジックとメモリの距離を縮める3D集積回路によって解決できる。 [42]メモリサブシステムの設計では、時間とともに拡大しているこのギャップに焦点を当てる必要がある。[43]このギャップを埋める主な方法は、キャッシュの使用である。キャッシュとは、プロセッサの近くに最新の操作や命令を格納する少量の高速メモリであり、頻繁に呼び出される操作や命令の実行を高速化する。この拡大するギャップに対処するために、複数レベルのキャッシュが開発されており、現代の高速コンピュータの性能は進化するキャッシュ技術に依存している。[44]プロセッサ速度の向上とメインメモリアクセスの速度低下の間には、最大53%の差が生じる可能性がある。[45]

ソリッドステートハードドライブの速度は向上を続けており、2012年にはSATA3経由で約400Mbit/sだったものが、2024年にはNVMe / PCIe経由で約7GB/sへと向上し、RAMとハードディスクの速度差は縮まっています。しかし、RAMは依然として桁違いに高速であり、シングルレーンDDR5 8000MHzで128GB/s、最新のGDDRはさらに高速です。高速で安価な不揮発性ソリッドステートドライブは、サーバーファームで即時利用可能な特定のデータを保持するなど、以前はRAMが担っていた一部の機能を代替しています。1テラバイトのSSDストレージは200ドルで入手できますが、1テラバイトのRAMは数千ドルかかります。[46] [47]

タイムライン

スラム

DRAM

SDRAM

SGRAM

参照

参考文献

  1. ^ "RAM". Cambridge English Dictionary . 2019年7月11日閲覧。
  2. ^ 「RAM」. Oxford Advanced Learner's Dictionary . 2019年7月11日閲覧。
  3. ^ ギャラガー、ショーン（2013年4月4日）「決して忘れないメモリ：不揮発性DIMMが市場に登場」Ars Technica。2017年7月8日時点のオリジナルよりアーカイブ。
  4. ^ 「1966年: 半導体RAMが高速ストレージのニーズに応える」。コンピュータ歴史博物館。
  5. ^ US3387286A、デナード、ロバートH.、「電界効果トランジスタメモリ」、1968年6月4日発行 
  6. ^ 「IBMアーカイブ - 製品とサービスに関するFAQ」ibm.com。2012年10月23日時点のオリジナルよりアーカイブ。
  7. ^ Napper, Brian, Computer 50: The University of Manchester Celebrates the Birth of the Modern Computer、2012年5月4日時点のオリジナルよりアーカイブ、 2012年5月26日閲覧。
  8. ^ Williams, FC; Kilburn, T. (1948年9月)、「Electronic Digital Computers」、Nature、162 (4117): 487、Bibcode :1948Natur.162..487W、doi : 10.1038/162487a0、S2CID  4110351。『デジタルコンピュータの起源』に再掲載。
  9. ^ Williams, FC; Kilburn, T.; Tootill, GC (1951年2月)、「Universal High-Speed Digital Computers: A Small-Scale Experimental Machine」、Proc. IEE、98 (61): 13– 28、doi :10.1049/pi-2.1951.0004、 2013年11月17日時点のオリジナルよりアーカイブ。
  10. ^ abcdefghi 「1970年：半導体が磁気コアと競合」コンピュータ歴史博物館. 2019年6月19日閲覧。
  11. ^ abcd 「1966年：半導体RAMが高速ストレージのニーズに応える」コンピュータ歴史博物館。 2019年6月19日閲覧。
  12. ^ Frosch, CJ; Derick, L (1957). 「シリコンの拡散時における表面保護と選択的マスキング」 . Journal of the Electrochemical Society . 104 (9): 547. doi :10.1149/1.2428650.
  13. ^ KAHNG, D. (1991) [1961]. 「シリコン-二酸化シリコン表面デバイス」 .ベル研究所技術覚書: 583– 596. doi :10.1142/9789814503464_0076. ISBN 978-981-02-0209-5。
  14. ^ Lojek, Bo (2007).半導体工学の歴史. ベルリン、ハイデルベルク: Springer-Verlag Berlin Heidelberg. p. 321. ISBN 978-3-540-34258-8。
  15. ^ ソリッドステートデザイン – Vol. 6. ホライゾンハウス. 1965年.
  16. ^ 「1968年：IC向けシリコンゲート技術の開発」コンピュータ歴史博物館。 2019年8月10日閲覧。
  17. ^ 米国特許3562721、ロバート・H・ノーマン、「ソリッドステートスイッチングおよびメモリ装置」、1971年2月9日公開 
  18. ^ abc "DRAM". IBM100 . IBM . 2017年8月9日. 2019年9月20日閲覧。
  19. ^ Toscal BC-1411計算機。2017年7月29日アーカイブ、Wayback Machine、ロンドン科学博物館。
  20. ^ abc 「東芝「TOSCAL」BC-1411のスペックシート」。古い電卓ウェブミュージアム。2017年7月3日時点のオリジナルよりアーカイブ。 2018年5月8日閲覧。
  21. ^ abc Toshiba "Toscal" BC-1411 デスクトップ電卓 Archived 2007-05-20 at the Wayback Machine
  22. ^ 「1966年: 半導体RAMが高速ストレージのニーズに応える」。コンピュータ歴史博物館。
  23. ^ ab 「ロバート・デナード」。ブリタニカ百科事典。2019年7月8日閲覧。
  24. ^ ab Lojek, Bo (2007). 半導体工学の歴史. Springer Science & Business Media . pp.  362– 363. ISBN 9783540342588i1103は、最小8μmの6マスクシリコンゲートP-MOSプロセスで製造されました。その結果、メモリセルサイズは2,400μm 2、ダイサイズは10 mm 2弱となり、価格は約21ドルでした。
  25. ^ ベリス、メアリー. 「Intel 1103 DRAMチップを発明したのは誰か?」. 2020年3月14日時点のオリジナルよりアーカイブ。2025年3月3日閲覧。
  26. ^ P. Darche (2020). マイクロプロセッサ：プロレゴメネス - 計算と記憶機能 - 計算モデルとコンピュータ. John Wiley & Sons. p. 59. ISBN 9781786305633。
  27. ^ B. Jacob; SW Ng; DT Wang (2008). メモリシステム：キャッシュ、DRAM、ディスク. Morgan Kaufmann. p. 324. ISBN 9780080553849。
  28. ^ ab "Electronic Design". Electronic Design . 41 ( 15–21 ). Hayden Publishing Company. 1993.最初の商用同期DRAMであるSamsung 16MビットKM48SL2000は、シングルバンクアーキテクチャを採用しており、システム設計者が非同期システムから同期システムへ容易に移行できる。
  29. ^ 「KM48SL2000-7 データシート」Samsung 1992年8月2019年6月19日閲覧。
  30. ^ 「Samsung Electronics、DDR/SDR製造オプションを備えた初の128Mb SDRAMを開発」Samsung Electronics、1999年2月10日。 2019年6月23日閲覧。
  31. ^ 「Samsung Electronics、超高速16M DDR SGRAMを発表」Samsung Electronics、1998年9月17日。 2019年6月23日閲覧。
  32. ^ Sze, Simon M. (2002). 『半導体デバイス：物理と技術』（PDF）（第2版）. Wiley . p. 214. ISBN 0-471-33372-7。
  33. ^ コンピュータの構成とアーキテクチャの基本。ジョーンズ＆バートレット・ラーニング。2006年。ISBN 978-0-7637-3769-6。
  34. ^アンダーソン、アレクサンダー・ジョン （ 2020年10月25日）。『コンピュータ技術の基礎』CRCプレス。ISBN 978-1-000-15371-2。
  35. ^ “Shadow Ram”. 2006年10月29日時点のオリジナルよりアーカイブ。2007年7月24日閲覧。
  36. ^ Nyholm, Hannah; Monteith, Kristine; Lyles, Seth; Gallegos, Micaela; DeSantis, Mark; Donaldson, John; Taylor, Claire (2022年7月20日). 「揮発性メモリフォレンジックの進化」. Journal of Cyber​​security and Privacy . 2 (3): 556– 572. doi : 10.3390/jcp2030028 . ISSN  2624-800X.
  37. ^ Pudelko, Maximilian; Emmerich, Paul; Sebastian, Sebastian; Carle, Georg (2020). 「VPNゲートウェイのパフォーマンス分析」(PDF) .ミュンヘン工科大学 情報学部 ネットワークアーキテクチャ・サービス学科.
  38. ^ Castro, Chiara (2022年5月20日). 「ExpressVPN TrustedServer - 知っておくべきことすべて」. TechRadar . 2025年10月4日閲覧。
  39. ^ この用語は「アーカイブコピー」（PDF）で造語された。 2012年4月6日時点のオリジナルよりアーカイブ（PDF） 。 2011年12月14日閲覧。{{cite web}}: CS1 maint: archived copy as title (link)。
  40. ^ 「Platform 2015: Intel Processor and Platform Evolution for the Next Decade」(PDF) 。2005年3月2日。2011年4月27日時点のオリジナルよりアーカイブ(PDF) 。
  41. ^ Agarwal, Vikas; Hrishikesh, M.S.; Keckler, Stephen W.; Burger, Doug (2000年6月10～14日). 「クロックレート対IPC：従来のマイクロアーキテクチャの終焉」(PDF) .第27回国際コンピュータアーキテクチャシンポジウム議事録. 第27回国際コンピュータアーキテクチャシンポジウム. バンクーバー, BC . 2018年7月14日閲覧.
  42. ^ Rainer Waser (2012). ナノエレクトロニクスと情報技術. John Wiley & Sons. p. 790. ISBN 9783527409273. 2016年8月1日時点のオリジナルよりアーカイブ。2014年3月31日閲覧。
  43. ^ クリス・ジェショープ、コリン・イーガン (2006). 「コンピュータシステムアーキテクチャの進歩：第11回アジア太平洋会議、ACSAC 2006、上海、中国、2006年9月6日～8日、議事録」Springer、p. 109. ISBN 9783540400561. 2016年8月1日時点のオリジナルよりアーカイブ。2014年3月31日閲覧。
  44. ^ Ahmed Amine JerrayaとWayne Wolf (2005). マルチプロセッサ・システム・オン・チップ. Morgan Kaufmann. pp.  90– 91. ISBN 9780123852519. 2016年8月1日時点のオリジナルよりアーカイブ。2014年3月31日閲覧。
  45. ^ Celso C. RibeiroとSimone L. Martins (2004). 実験的かつ効率的なアルゴリズム：第3回国際ワークショップ、WEA 2004、ブラジル、アングラ・ドス・レイス、2004年5月25日～28日、議事録、第3巻。Springer、p. 529。ISBN 9783540220671. 2016年8月1日時点のオリジナルよりアーカイブ。2014年3月31日閲覧。
  46. ^ 「SSD価格は下落傾向、今すぐハードドライブをアップグレードしましょう！」MiniTool . 2018年9月3日. 2019年3月28日閲覧。
  47. ^ Coppock, Mark (2017年1月31日). 「PCを購入またはアップグレードする場合は、RAMの費用がかさむことを覚悟しましょう」www.digitaltrends.com . 2019年3月28日閲覧。
  48. ^ IBMがICメモリを初めて採用。IBMコーポレーション。1965年。 2019年6月19日閲覧– Computer History Museum経由。
  49. ^ ab Sah, Chih-Tang (1988年10月). 「MOSトランジスタの進化：構想からVLSIまで」(PDF) . Proceedings of the IEEE . 76 (10): 1280–1326 (1303). Bibcode :1988IEEEP..76.1280S. doi :10.1109/5.16328. ISSN  0018-9219.
  50. ^ abcde 「1960年代後半：MOSメモリの始まり」（PDF） .半導体歴史博物館. 2019年1月23日. 2019年6月27日閲覧。
  51. ^ abcdefgh 「Intel製品の時系列リスト。製品は日付順に並べられています」（PDF）。インテルミュージアム。Intel Corporation。2005年7月。 2007年8月9日時点のオリジナル（PDF）からアーカイブ。 2007年7月31日閲覧。
  52. ^ abcd 「1970年代：SRAMの進化」（PDF） .半導体歴史博物館. 2019年6月27日閲覧。
  53. ^ ab Pimbley, J. (2012). 先進CMOSプロセス技術.エルゼビア. p. 7. ISBN 9780323156806。
  54. ^ “Intel Memory”. Intel Vintage . 2022年3月19日時点のオリジナルよりアーカイブ。 2019年7月6日閲覧。
  55. ^ ab コンポーネントデータカタログ(PDF) . Intel . 1978. p. 3 . 2019年6月27日閲覧。
  56. ^ 「シリコンゲートMOS 2102A」。Intel 。2019年6月27日閲覧。
  57. ^ ab 「1978年：ダブルウェル高速CMOS SRAM（日立）」（PDF） .半導体歴史博物館. 2019年7月5日閲覧。
  58. ^ abcdefghi 「メモリ」. STOL (Semiconductor Technology Online) . 2023年11月2日時点のオリジナルよりアーカイブ。 2019年6月25日閲覧。
  59. ^ 磯部光雄;内田幸正前口健二；望月哲也;木村正人；波多野博司;水谷裕也タンゴ、H. (1981 年 10 月)。 「18 ns CMOS/SOS 4K スタティック RAM」。IEEE ソリッドステート回路ジャーナル。16 (5): 460–465。書誌コード:1981IJSSC..16..460I。土井：10.1109/JSSC.1981.1051623。S2CID  12992820。
  60. ^ 吉本 正之; 穴波 健; 篠原 秀; 吉原 剛; 高木 秀; 長尾 俊一; 茅野 誠; 中野 孝 (1983). 「分割ワードライン構造を備えた64KbフルCMOS RAM」. 1983 IEEE国際固体回路会議. 技術論文ダイジェスト. 第XXVI巻. pp.  58– 59. doi :10.1109/ISSCC.1983.1156503. S2CID  34837669.
  61. ^ Havemann, Robert H.; Eklund, RE; Tran, Hiep V.; Haken, RA; Scott, DB; Fung, PK; Ham, TE; Favreau, DP; Virkus, RL (1987年12月). 「0.8 μm 256K BiCMOS SRAMテクノロジー」. 1987 International Electron Devices Meeting . pp.  841– 843. doi :10.1109/IEDM.1987.191564. S2CID  40375699.
  62. ^ シャヒディ、ガヴァム G. ; Davari, ビジャン;ロバート・H・デナード;カリフォルニア州アンダーソン。バージニア州チャペル。他。 （1994年12月）。 「SOI上の室温0.1μmCMOS」。電子デバイスに関する IEEE トランザクション。41 (12): 2405–2412。ビブコード:1994ITED...41.2405S。土井：10.1109/16.337456。S2CID  108832941。
  63. ^ abc 「日本の企業プロファイル」（PDF） .スミソニアン協会. 1996年. 2019年6月27日閲覧。
  64. ^ ab “History: 1990年代”. SK Hynix . 2021年2月5日時点のオリジナルよりアーカイブ。2019年7月6日閲覧。
  65. ^ 「インテル：35年間のイノベーション（1968～2003年）」（PDF）インテル 2003年. 2019年6月26日閲覧。
  66. ^ ロバート・デナードのDRAMメモリ Archived 2020-08-01 at the Wayback Machine history-computer.com
  67. ^ 「日本メーカーのDRAM市場参入と集積度向上」（PDF） .半導体歴史博物館. 2019年6月27日閲覧。
  68. ^ abcdefghij Gealow, Jeffrey Carl (1990年8月10日). 「処理技術がDRAMセンスアンプ設計に与える影響」(PDF) .マサチューセッツ工科大学. pp.  149– 166. 2019年6月25日閲覧– CORE経由.
  69. ^ 「シリコンゲートMOS 2107A」。Intel 。2019年6月27日閲覧。
  70. ^ 「最も成功した16KダイナミックRAMの1つ：4116」。国立アメリカ歴史博物館。スミソニアン協会。2023年5月31日時点のオリジナルよりアーカイブ。 2019年6月20日閲覧。
  71. ^ メモリデータブックと設計者ガイド(PDF) . Mostek . 1979年3月. pp. 9 & 183.
  72. ^ 「IC技術の最先端：初の294,912ビット（288K）ダイナミックRAM」国立アメリカ歴史博物館、スミソニアン協会。 2019年6月20日閲覧。
  73. ^ 「1984年のコンピュータの歴史」Computer Hope . 2019年6月25日閲覧。
  74. ^ 「Japanese Technical Abstracts」. Japanese Technical Abstracts . 2 ( 3– 4). University Microfilms: 161. 1987. 1984年に1M DRAMが発表され、メガバイトの時代が始まりました。
  75. ^ ab Robinson, Arthur L. (1984年5月11日). 「実験用メモリチップが1メガビットに到達：メモリが大型化するにつれ、集積回路事業において技術的にも経済的にもメモリの重要性が増す」. Science . 224 (4649): 590– 592. doi :10.1126/science.224.4649.590. ISSN  0036-8075. PMID  17838349.
  76. ^ MOSメモリデータブック(PDF) . Texas Instruments . 1984年. pp.  4– 15 . 2019年6月21日閲覧。
  77. ^ 「有名なグラフィックチップ：TI TMS34010とVRAM」IEEEコンピュータ協会、2019年1月10日。 2019年6月29日閲覧。
  78. ^ 「μPD41264 256K デュアルポート グラフィックスバッファ」(PDF) . NECエレクトロニクス. 2019年6月21日閲覧。
  79. ^ 「低電力で複数の入力を切り替えるセンスアンプ回路」Google Patents . 2019年6月21日閲覧。
  80. ^ 「微細CMOS技術による1M VSRAMの実現」.日本語技術概要. 2 ( 3– 4). 大学マイクロフィルム: 161. 1987.
  81. ^ Hanafi, Hussein I.; Lu, Nicky CC; Chao, HH; Hwang, Wei; Henkels, WH; Rajeevakumar, TV; Terman, LM; Franch, Robert L. (1988年10月). 「330Mbit/sデータレートを実現する20ns 128kbit*4高速DRAM」. IEEE Journal of Solid-State Circuits . 23 (5): 1140– 1149. Bibcode :1988IJSSC..23.1140L. doi :10.1109/4.5936.
  82. ^ ギガビットの壁を破り、ISSCCで発表されたDRAMはシステム設計に大きなインパクトを与える。（ダイナミックランダムアクセスメモリ、国際固体回路会議、日立製作所とNECの研究開発）、1995年1月9日
  83. ^ Scott, JF (2003). 「ナノ強誘電体」. Tsakalakos, Thomas; Ovid'ko, Ilya A.; Vasudevan, Asuri K. (編).ナノ構造：合成、機能特性、応用. Springer Science & Business Media . pp. 584–600 (597). ISBN 9789400710191。
  84. ^ 「DRAM業界の研究」（PDF） . MIT . 2010年6月8日. 2019年6月29日閲覧。
  85. ^ 「東芝の新しい32Mb疑似SRAMは偽物ではない」The Engineer、2001年6月24日。2019年6月29日時点のオリジナルよりアーカイブ。2019年6月29日閲覧。
  86. ^ ab ここで、K、M、G、またはTは、1024 の累乗に基づく2 進プレフィックスを表します。
  87. ^ 「KM48SL2000-7 データシート」Samsung 1992年8月2019年6月19日閲覧。
  88. ^ ab "MSM5718C50/MD5764802" (PDF) . Oki Semiconductor . 1999年2月. 2019年6月21日時点のオリジナルよりアーカイブ(PDF) . 2019年6月21日閲覧。
  89. ^ 「Ultra 64 技術仕様」. Next Generation . No. 14. Imagine Media . 1996年2月. p. 40.
  90. ^ abc 「メモリ」. STOL (Semiconductor Technology Online) . 2019年6月25日閲覧。
  91. ^ ab “History: 1990年代”. az5miao . 2022年4月4日閲覧。
  92. ^ 「Direct RDRAM」（PDF） . Rambus . 1998年3月12日. 2019年6月21日時点のオリジナルよりアーカイブ（PDF） . 2019年6月21日閲覧。
  93. ^ ab 「Samsung Electronics Comes Out with Super-Fast 16M DDR SGRAMs」Samsung Electronics . Samsung . 1998年9月17日. 2019年6月23日閲覧。
  94. ^ abc 「Samsung Electronics、DDR/SDR製造オプションを備えた初の128Mb SDRAMを開発」Samsung Electronics . Samsung . 1999年2月10日. 2019年6月23日閲覧。
  95. ^ abc 「Samsung、世界初のDDR3メモリプロトタイプを発表」Phys.org 2005年2月17日. 2019年6月23日閲覧。
  96. ^ ab 「History」. Samsung Electronics . Samsung . 2019年6月19日閲覧。
  97. ^ ab 「PlayStationの中核で使用されていたエモーションエンジンとグラフィックスシンセサイザーが1チップに」(PDF)。ソニー。2003年4月21日。 2017年2月27日時点のオリジナルよりアーカイブ(PDF) 。 2019年6月26日閲覧。
  98. ^ abcdefg "歴史: 2000年代". az5miao 。2022 年4 月 4 日に取得。
  99. ^ 「Samsung、高性能EDPおよびネットワークアプリケーション向けに業界最速のDDR3 SRAMを開発」Samsung Semiconductor . Samsung . 2003年1月29日. 2019年6月25日閲覧。
  100. ^ 「エルピーダ、2GB DDR2モジュールを出荷」The Inquirer、2003年11月4日。2019年7月10日時点のオリジナルよりアーカイブ。 2019年6月25日閲覧。
  101. ^ 「Samsung、業界初の2ギガビットDDR2 SDRAMを発表」Samsung Semiconductor Samsung 2004年9月20日. 2019年6月25日閲覧。
  102. ^ “ソニー、65nm対応の半導体設備を導入。3年間で2,000億円の投資”. pc.watch.impress.co.jp。 2016年8月13日のオリジナルからアーカイブ。
  103. ^ ATIのエンジニア、Beyond 3DのDave Baumann氏経由
  104. ^ 「2000年から2009年までの私たちの誇りある歴史」サムスンセミコンダクター、サムスン。 2019年6月25日閲覧。
  105. ^ 「Samsung 50nm 2GB DDR3チップは業界最小」SlashGear、2008年9月29日。 2019年6月25日閲覧。
  106. ^ abcd 「歴史：2010年代」。az5miao . 2022年4月4日閲覧。
  107. ^ 「2010年から現在までの私たちの誇りある歴史」サムスンセミコンダクター、サムスン。 2019年6月25日閲覧。
  108. ^ 「Samsung Electronics、5GおよびAI搭載モバイルアプリケーション向け業界初の8Gb LPDDR5 DRAMを発表」Samsung . 2018年7月17日. 2019年7月8日閲覧。
  109. ^ “Samsung Unleashes a Roomy DDR4 256GB RAM”. Tom's Hardware . 2018年9月6日. 2019年6月21日時点のオリジナルよりアーカイブ。 2022年4月4日閲覧。
  110. ^ HM5283206 データシート.日立. 1994年11月11日. 2019年7月10日閲覧。
  111. ^ 「Hitachi HM5283206FP10 8Mbit SGRAM」(PDF) .スミソニアン協会. 2003年7月16日時点のオリジナルよりアーカイブ(PDF) . 2019年7月10日閲覧。
  112. ^ μPD481850データシート. NEC . 1994年12月6日. 2019年7月10日閲覧。
  113. ^ NEC アプリケーション固有メモリ。NEC 1995年秋号、p.359 。 2019年6月21日閲覧。
  114. ^ UPD4811650 データシート。NEC 。 1997年12月。 2019年7月10日閲覧。
  115. ^ Takeuchi, Kei (1998). 「16M-BIT SYNCHRONOUS GRAPHICS RAM: μPD4811650」NECデバイステクノロジーインターナショナル(48) . 2019年7月10日閲覧。
  116. ^ 「Samsung、3Dグラフィックスおよびネットワーキングアプリケーション向け世界初の222MHz 32Mbit SGRAMを発表」Samsung Semiconductor、1999年7月12日。 2019年7月10日閲覧。
  117. ^ ab 「Samsung Electronics、3Dグラフィックス向けJEDEC準拠256Mb GDDR2を発表」Samsung Electronics . Samsung . 2003年8月28日. 2019年6月26日閲覧。
  118. ^ 「K4D553238F データシート」Samsung Electronics . 2005年3月. 2019年7月10日閲覧。
  119. ^ 「Samsung Electronics、業界初の超高速GDDR4グラフィックスDRAMを開発」Samsung Semiconductor Samsung 2005年10月26日2019年7月8日閲覧。
  120. ^ 「K4W1G1646G-BC08 データシート」(PDF) . Samsung Electronics . 2010年11月. 2022年1月24日時点のオリジナルよりアーカイブ(PDF) . 2019年7月10日閲覧。
  121. ^ Shilov, Anton (2016年3月29日). 「MicronがGDDR5Xメモリのサンプル提供を開始、チップの仕様を公開」AnandTech . 2016年3月30日時点のオリジナルよりアーカイブ。 2019年7月16日閲覧。
  122. ^ 「Samsung Electronics、高度なグラフィックシステム向けに業界初の16ギガビットGDDR6の生産を開始」Samsung . 2018年1月18日. 2019年7月15日閲覧。
  123. ^ Killian, Zak (2018年1月18日). 「Samsung、GDDR6メモリの大量生産に向けてファウンドリを稼働」. Tech Report . 2018年1月18日閲覧。
  124. ^ 「Samsung、世界最速のGDDR6メモリの生産を開始」Wccftech、2018年1月18日。 2019年7月16日閲覧。
  • ウィキメディア・コモンズの RAM 関連メディア