01001011 2のシリアルおよびパラレルデータ伝送。標準ビットシーケンスは最下位ビットファースト（昇順でD 0からD 7 ）。 [1] D 0はシリアル伝送で最初に受信されます。すべてのビットはパラレル伝送で同時に受信されます

電気通信およびデータ伝送において、シリアル通信とは、通信チャネルまたはコンピュータバスを介して、データを1ビットずつ順番に送信するプロセスです。これは、複数の並列チャネルを持つリンク上で、複数のビットをまとめて送信する パラレル通信とは対照的です。

7ビットASCII文字の10要素で構成される、非同期データ通信の標準文字構造

シリアル通信は、ケーブルのコストと同期の難しさからパラレル通信が実用的ではないすべての長距離通信とほとんどのコンピュータネットワークで使用されます。新しいシリアル技術における信号整合性と伝送速度の向上が、パラレルバスのシンプルさ（シリアライザとデシリアライザ、またはSerDesが不要）の利点を上回り、その欠点（クロックスキュー、相互接続密度）を上回り始めたため、シリアルコンピュータバスは短距離でもより一般的になっています。PCIからPCI Express（PCIe） への移行がその一例です

PCIe [2] [3] [4]などの最新の高速シリアルインターフェースは、PAM4 などの変調/符号化技術を使用して、一度に複数ビットのデータを送信します。PAM4は、一度に2ビットを1つのシンボルにグループ化し、複数のシンボルを1つずつ送信します。これは、一度に1ビット、つまりシンボルごとに1ビットのみを送信するPAM2または非ゼロ復帰（NRZ）に代わるものです。[5] [6] [7] [8] [9] [10] [11] [12]シンボルは、シンボルレートまたはボーレートと呼ばれる速度で送信されます。[13] [14] [ 15] [ 16]

ケーブル

多くのシリアル通信システムは、 もともと何らかのデータケーブルを介して比較的長距離にわたってデータを転送するように設計されていました

事実上すべての長距離通信は、ケーブルコストを削減するため、並列ではなく1ビットずつデータを送信します。このデータを伝送するケーブル（「シリアルケーブル」以外）と、それらが接続されるコンピュータポートは、混乱を避けるために、通常、より具体的な名前で呼ばれます。

キーボードとマウスのケーブルとポートは、 PS/2ポート、Appleデスクトップバス、USBなど、ほぼ常にシリアルです。

デジタルビデオを伝送するケーブルも、ほとんどがシリアルです。HD -SDIポートに接続された同軸ケーブル、USBポートまたはFireWireポートに接続されたWebカメラ、IPカメラをPower over Ethernetポートに接続するイーサネットケーブル、FPD-Link、デジタル電話回線（例：ISDN）などです。

1ビットずつデータを送信するその他のケーブルとポートには、シリアルATA、シリアルSCSI、イーサネットポートに接続されたイーサネットケーブル、 VGAコネクタ、DVIポート、またはHDMIポートの以前に予約されたピンを使用するディスプレイデータチャネルなどがあります。

シリアルバス

RS-232コネクタ ( D-Sub DB-25 バリアント)

多くの通信システムは、一般的に、同じプリント基板上の2つの集積回路を、外部ケーブルではなく基板上の 信号トレースで接続するように設計されていました。

集積回路は、ピン数が多いほど高価になります。パッケージ内のピン数を減らすために、多くのICは、速度が重要でない場合にシリアルバスを使用してデータを転送します。このような低コストで低速のシリアルバスの例としては、RS-232、DALI、SPI、CANバス、I²C、UNI/O、1-Wireなどがあります。高速シリアルバスには、USB、SATA、PCI Expressなどがあります。

シリアルとパラレル

コンピュータ（またはコンピュータの一部）が相互に通信するための通信リンクは、シリアルまたはパラレルのいずれかです。パラレルリンクは、複数のチャネル（例：ワイヤ、プリント回路トラック、光ファイバー）に沿って複数のデータストリームを同時に送信します。一方、シリアルリンクは単一のデータストリームのみを送信します。パラレル通信の根拠は、直接データレーンをマッピングする方がシリアルにデータを同期するよりも便利で高速だった時代に、8ビットまたは16ビットのレジストリアドレスへの直接メモリアクセスを持つという追加の利点でした。 [要出典]

シリアルリンクはクロックサイクルあたりのデータ量が少ないため、パラレルリンクよりも劣っているように見えるかもしれませんが、より高いデータレートを実現するために、シリアルリンクはパラレルリンクよりもかなり高速にクロックできることがよくあります。シリアルをより高いレートでクロックできる要因はいくつかあります。

  • 異なるチャネル間のクロックスキューは問題ではありません（クロックなしの非同期シリアル通信リンクの場合）。これは、ワイヤまたは導体の長さの不一致が原因である可能性があります。[17] [18]
  • シリアル接続では、相互接続ケーブル（例：ワイヤー／ファイバー）が少なくて済むため、占有スペースが少なくなります。余分なスペースにより、チャネルを周囲からより適切に分離できます。
  • 近接する導体が少ないため、クロストークの問題は少なくなります。 [17]
  • 電力使用量、消費電力、ケーブルコスト、部品コスト、ICダイ面積、PCボード面積、ESD保護などの予算を、1つのリンクに集中させることができます

パラレルバスからシリアルバスへの移行は、ムーアの法則によって可能になり、集積回路へのSerDesの組み込みが可能になりました。[19] 電気的なシリアルリンクは2本のワイヤのみを必要としますが、パラレルリンクは複数本のワイヤを必要とします。したがって、シリアルリンクはコスト（部品表とも呼ばれます）を節約できます。差動信号は長さが一致したワイヤまたは導体を使用し、高速シリアルリンクで使用されます。[18]シリアルリンクでは必要な導体の数が少ないため、長さの一致はより簡単に実行できます 。

多くの場合、シリアルはパラレルよりも実装コストが安価です。多くのICはパラレルインターフェースではなくシリアルインターフェースを備えているため、ピン数が少なく、したがってコストが低くなります。

アーキテクチャの例

参照

参考文献

  1. ^ Mackenzie, Charles E. (1980). Coded Character Sets, History and Development (PDF) . The Systems Programming Series (1 ed.). Addison-Wesley Publishing Company, Inc. pp.  247– 253. ISBN 978-0-201-14460-4LCCN 77-90165 . 2016年5月26日時点のオリジナルからの アーカイブ(PDF) . 2022年12月29日閲覧.
  2. ^ Robinson, Dan (2022年1月12日). 「PCIe 6.0の最終仕様が発表：64 GTpsのリンク速度が登場…2023年に製品が登場」. The Register
  3. ^ 「PCIe 7.0 ドラフト0.5仕様が利用可能：2025年までにPCIe x16で512GB/秒を実現へ」。2024年4月4日時点のオリジナルからのアーカイブ。
  4. ^ 「PCIe 5.0は新しいPCSに導入され始めたばかりですが、バージョン6.0はすでに登場しています」。2022年1月12日。
  5. ^ 『シリアル通信インターフェースハンドブック：シリアルデジタル入出力（I/O）規格の包括的な概要』。Newnes。2015年8月21日。ISBN 978-0-12-800671-9。
  6. ^ 「PAM4：良い面と悪い面 | 2019年2月26 | Signal Integrity Journal」。
  7. ^ 「PAM-4シグナリング」
  8. ^ Zhang, Hongtao; Jiao, Brandon; Liao, Yu; Zhang, Geoff. 56Gシリアルリンクアプリケーション向けPAM4シグナリング − チュートリアル(PDF) . DesignCon 2016.
  9. ^ 「高速シリアル技術におけるPAM4シグナリング：テスト、分析、デバッグ」(PDF) (アプリケーションノート). Tektronix .
  10. ^ Pan, Zhongqi; Yue, Yang (2019年12月3日). 大容量・高エネルギー効率光ファイバー通信のための高度なDSP技術. ISBN 978-3-03921-792-2。
  11. ^ 現代通信の基礎. John Wiley & Sons. 2020年8月4日. ISBN 978-1-119-52149-5。
  12. ^ Kim, Gain (2022年1月). 「高速有線通信のためのシングルレーンOFDMベースシリアルリンクの設計空間探査」. IEEE Open Journal of Circuits and Systems . 3 (1). 図2. doi : 10.1109/OJCAS.2022.3189550 . ISSN  2644-1225.
  13. ^ 「アイダイアグラム：シリアルデータ解析ツール」. 2019年6月4日.
  14. ^ 「PAM4変調の利点｜PAM4シグナリングの欠点」.
  15. ^ 「受信機コンプライアンステスト用PAM4信号の生成」. 2016年9月20日.
  16. ^ Complex Digital Hardware Design. CRC Press. 2024年5月9日. ISBN  978-1-040-01179-9。
  17. ^ ab 「講義24」（PDF）。CSE378 ：マシン構成とアセンブリ言語。
  18. ^ ab Ledin, Jim; Farley, Dave（2022年5月4日）。現代のコンピュータアーキテクチャと構成：x86、ARM、RISC-Vアーキテクチャとスマートフォン、PC、クラウドサーバーの設計を学ぶ。Packt Publishing。ISBN   978-1-80323-823-4。
  19. ^ The Boundary — Scan Handbook。Springer。2003年6月30日。ISBN  978-1-4020-7496-7。
  • ロボティクスのためのシリアルインターフェースチュートリアル（多くの実用的な例が含まれています）
  • シリアルインターフェースリスト（ピン配置付き）
  • Wiki：シリアルポート
  • Visual Studio 2008
  • I²CおよびSPIプロトコル入門ウェイバックマシンで2016年3月8日にアーカイブ
  • シリアル通信入門
  • Linuxにおけるシリアルポートプログラミング（2018年7月2日、Wayback Machineにアーカイブ）