01001011 2のシリアルおよびパラレルデータ伝送。標準ビットシーケンスは最下位ビットファースト（D 0から D 7の昇順）です。[1]シリアル伝送ではD 0が最初に受信されます。パラレル伝送ではすべてのビットが同時に受信されます。

電気通信およびデータ伝送において、シリアル通信とは、通信チャネルまたはコンピュータバスを介して、一度に1ビットずつデータを順番に送信するプロセスです。これは、複数の並列チャネルを持つリンクを介して複数のビットをまとめて送信する パラレル通信とは対照的です。

7ビットASCII文字の10個の要素で構成される非同期データ通信用の標準文字構造

シリアル通信は、ケーブルコストと同期の難しさからパラレル通信が実用的ではない、あらゆる長距離通信とほとんどのコンピュータネットワークで使用されています。しかし、新しいシリアル技術における信号整合性と伝送速度の向上が、パラレルバスのシンプルさ（シリアライザとデシリアライザ、つまりSerDesが不要）という利点と、その欠点（クロックスキュー、相互接続密度）を上回り始めたため、シリアルコンピュータバスは短距離でも普及しつつあります。PCIからPCI Express（PCIe） への移行はその一例です。

PCIe [2] [3] [4]などの最新の高速シリアルインターフェースは、PAM4 などの変調/符号化技術を用いて、一度に複数ビットのデータを送信します。PAM4は、一度に2ビットを1つのシンボルにグループ化し、複数のシンボルを1つずつ送信します。これは、一度に1ビット、つまりシンボルごとに1ビットしか送信しないPAM2またはNRZ（Non Return to Zero）に代わるものです。[5] [6] [ 7 ] [ 8] [9] [ 10] [11] [12]シンボルは、シンボルレートまたはボーレートと呼ばれる速度で送信されます。[13] [14] [15] [16]

ケーブル

多くのシリアル通信システムは、もともと、何らかのデータ ケーブルを介して比較的長距離にわたってデータを転送するように設計されていました。

事実上、すべての長距離通信では、ケーブルコストを削減するため、データを並列ではなく1ビットずつ送信します。このデータを伝送するケーブル（「シリアルケーブル」以外）と、それらを接続するコンピュータのポートは、混乱を避けるために、通常、より具体的な名前で呼ばれます。

キーボードとマウスのケーブルとポートは、 PS/2 ポート、Apple Desktop Bus、USBなど、ほぼ例外なくシリアルです。

デジタルビデオを伝送するケーブルもほとんどがシリアルです。たとえば、HD-SDIポートに接続された同軸ケーブル、USB ポートまたはFireWire ポートに接続された Web カメラ、Power over Ethernetポートに接続されたIP カメラに接続されたEthernetケーブル、FPD-Link、デジタル電話回線 ( ISDNなど) などがあります。

データを 1 ビットずつ送信するその他のケーブルとポートには、シリアル ATA、シリアル SCSI、イーサネット ポートに接続されたイーサネット ケーブル、VGA コネクタまたはDVI ポートまたはHDMIポートの事前に予約されたピンを使用するディスプレイ データ チャネルなどがあります。

シリアルバス

RS-232コネクタ ( D-Sub DB-25 バリアント)

多くの通信システムは、通常、同じプリント回路基板上の 2 つの集積回路を、外部ケーブルではなく基板上の 信号トレースで接続するように設計されていました。

集積回路はピン数が多いほど高価になります。多くのICは、パッケージ内のピン数を減らすために、速度が重要でない場合にシリアルバスを使用してデータを転送します。このような低コストで低速なシリアルバスの例としては、RS-232、DALI、SPI、CANバス、I²C、UNI/O、1-Wireなどが挙げられます。高速なシリアルバスには、 USB、SATA、PCI Expressなどがあります。

シリアルとパラレル

コンピュータ（またはコンピュータの一部）が相互に通信するための通信リンクは、シリアルまたはパラレルのいずれかです。パラレルリンクは、複数のチャネル（例えば、電線、プリント回路、光ファイバー）を介して複数のデータストリームを同時に送信します。一方、シリアルリンクは単一のデータストリームのみを送信します。パラレル通信の根拠は、シリアルデータ同期よりも直接データレーンをマッピングする方が便利で高速だった時代に、8ビットまたは16ビットのレジストリアドレスへのダイレクトメモリアクセスという付加的な利点があったことです。 [要出典]

シリアルリンクはクロックサイクルあたりのデータ転送量が少ないため、パラレルリンクよりも性能が劣っているように見えるかもしれませんが、多くの場合、より高いデータレートを実現するために、シリアルリンクはパラレルリンクよりも大幅に高速にクロック制御できます。シリアルリンクをより高いレートでクロック制御できる要因はいくつかあります。

  • 異なるチャネル間のクロックスキューは問題になりません（クロック同期されていない非同期シリアル通信リンクの場合）。これは、配線または導体の長さの不一致によって発生する可能性があります。[17] [18]
  • シリアル接続では、相互接続ケーブル（例：ワイヤー／ファイバー）が少なくて済むため、占有スペースも少なくなります。余分なスペースが確保されることで、チャネルを周囲からより適切に分離できます。
  • 近接する導体が少ないため、クロストークの問題は少なくなります。 [17]
  • 電力使用量、電力消費、ケーブル コスト、コンポーネント コスト、IC ダイ領域、PC ボード領域、ESD 保護などの予算を 1 つのリンクに集中させることができます。

パラレルバスからシリアルバスへの移行は、ムーアの法則によって可能となり、SerDesを集積回路に組み込むことが可能になりました。[19] 電気的なシリアルリンクは2本のワイヤのみを必要としますが、パラレルリンクは複数のワイヤを必要とします。そのため、シリアルリンクはコスト（部品表とも呼ばれます）を削減できます。差動信号方式では、長さが一致したワイヤまたは導体を使用し、高速シリアルリンクで使用されます。[18]シリアルリンクでは必要な導体の数が少ないため、長さの一致は容易です。

多くの場合、シリアルはパラレルよりも実装コストが低くなります。多くのICはパラレルインターフェースではなくシリアルインターフェースを採用しているため、ピン数が少なく、コストが低くなります。

アーキテクチャの例

参照

参考文献

  1. ^ Mackenzie, Charles E. (1980). Coded Character Sets, History and Development (PDF) . The Systems Programming Series (1 ed.). Addison-Wesley Publishing Company, Inc. pp.  247– 253. ISBN 978-0-201-14460-4LCCN  77-90165. 2016年5月26日時点のオリジナルよりアーカイブ（PDF ） 。 2022年12月29日閲覧。
  2. ^ Robinson, Dan (2022年1月12日). 「PCIe 6.0の最終仕様が発表：64 GTpsのリンク速度が実現へ…2023年に製品化へ」The Register .
  3. ^ “PCIe 7.0 Draft 0.5 Spec Available: 512 GB/S over PCIe x16 on Track for 2025”. 2024年4月4日時点のオリジナルよりアーカイブ。
  4. ^ 「PCIe 5.0は新しいPCSに導入され始めたばかりですが、バージョン6.0はすでに登場しています」。2022年1月12日。
  5. ^ シリアル通信インタフェースハンドブック：シリアルデジタル入出力（I/O）規格の包括的な概要。ニューネス。2015年8月21日。ISBN 978-0-12-800671-9。
  6. ^ 「PAM4: 良い面と悪い面 | 2019-02-26 | Signal Integrity Journal」。
  7. ^ 「PAM-4シグナリング」。
  8. ^ Zhang, Hongtao; Jiao, Brandon; Liao, Yu; Zhang, Geoff. 56Gシリアルリンクアプリケーション向けPAM4シグナリング − チュートリアル(PDF) . DesignCon 2016.
  9. ^ 「高速シリアル技術におけるPAM4シグナリング：テスト、分析、デバッグ」（PDF）（アプリケーションノート）。Tektronix。
  10. ^ Pan, Zhongqi; Yue, Yang (2019年12月3日). 大容量・高エネルギー効率光ファイバー通信のための高度なDSP技術. ISBN 978-3-03921-792-2。
  11. ^ 現代コミュニケーションの基礎. John Wiley & Sons. 2020年8月4日. ISBN 978-1-119-52149-5。
  12. ^ Kim, Gain (2022年1月). 「高速有線通信のためのシングルレーンOFDMベースシリアルリンクの設計空間探索」. IEEE Open Journal of Circuits and Systems . 3 (1). 図2. doi : 10.1109/OJCAS.2022.3189550 . ISSN  2644-1225.
  13. ^ 「アイダイアグラム：シリアルデータ分析のためのツール」2019年6月4日。
  14. ^ 「PAM4 変調の利点 | PAM4 シグナリングの欠点」。
  15. ^ 「受信機コンプライアンステスト用のPAM4信号を生成する」2016年9月20日。
  16. ^ Complex Digital Hardware Design. CRC Press. 2024年5月9日. ISBN 978-1-040-01179-9。
  17. ^ ab "Lecture 24" (PDF) . CSE378: マシン構成とアセンブリ言語.
  18. ^ ab Ledin, Jim; Farley, Dave (2022年5月4日). 現代のコンピュータアーキテクチャと組織：x86、ARM、RISC-Vアーキテクチャとスマートフォン、PC、クラウドサーバーの設計を学ぶ. Packt Publishing. ISBN 978-1-80323-823-4。
  19. ^ 『境界—スキャンハンドブック』Springer、2003年6月30日、ISBN 978-1-4020-7496-7。
  • ロボット工学のためのシリアルインターフェースチュートリアル（多くの実用的な例が含まれています）
  • シリアルインターフェース一覧（ピン配置付き）
  • Wiki: シリアルポート
  • Visual Studio 2008 シリアル通信用コーディング
  • I²CおよびSPIプロトコルの紹介 2016年3月8日アーカイブ、Wayback Machine
  • シリアル通信入門
  • Linuxでのシリアルポートプログラミング 2018年7月2日アーカイブ - Wayback Machine