電界効果トランジスタ

MOSFET タイプの電界効果トランジスタの断面図。ソース、ゲート、ドレイン端子、および絶縁酸化層を示しています。

電界効果トランジスタ（FET ）は、電界を用いて半導体に流れる電流を制御するトランジスタの一種です。FETには、接合型FET（JFET）と金属酸化膜半導体FET （MOSFET）の2種類があります。FETには、ソース、ゲート、ドレインの3つの端子があります。FETはゲートに電圧を印加することで電流を制御し、ドレインとソース間の 導電性を変化させます。

FETは単一キャリア型動作のため、ユニポーラトランジスタとも呼ばれます。つまり、FETは動作において電子（nチャネル）または正孔（pチャネル）のいずれかを電荷キャリアとして利用しますが、両方を同時に利用することはありません。電界効果トランジスタには様々な種類があります。電界効果トランジスタは一般的に、低周波では非常に高い入力インピーダンスを示します。最も広く使用されている電界効果トランジスタはMOSFETです。

歴史

1925 年に電界効果トランジスタの概念を提唱したユリウス・エドガー・リリエンフェルト。

電界効果トランジスタ (FET) の概念は、オーストリア＝ハンガリー帝国生まれの物理学者ユリウス・エドガー・リリエンフェルトが1925年に初めて特許を取得し[ 1 ] [ 2 ] 、オスカー・ハイルが1934年に特許を取得したが、この概念に基づく実用的な半導体デバイスを開発することはできなかった。トランジスタ効果は、リリエンフェルトの17年間の特許期間が切れて間もない1947年に、ベル研究所でウィリアム・ショックレーの下で働いていたジョン・バーディーンとウォルター・ハウザー・ブラッテンによって後に観察され、説明された。ショックレーは当初、半導体の伝導性を変調させることで実用的な FET を開発しようとしたが、主に表面状態、ダングリングボンド、ゲルマニウムと銅の複合材料に関する問題のために失敗した。 FETをうまく作れなかった謎の理由を解明しようとする過程で、バーディーンとブラッテンは1947年に点接触型トランジスタを発明し、それに続いて1948年にショックレーがバイポーラ接合型トランジスタを発明した。 [ 3 ] [ 4 ]

最初にうまく構築されたFETデバイスは、接合型電界効果トランジスタ（JFET）でした。[ 3 ] JFETは、 1945年にハインリッヒ・ウェルカーによって最初に特許を取得しました。 [ 5 ]短いチャネルを持つJFETの一種である静電誘導トランジスタ（SIT）は、1950年に日本の技術者である西澤潤一と渡辺義之によって発明されました。1952年にショックレーがJFETを理論的に扱った後、1953年にジョージ・C・デイシーとイアン・M・ロスによって実用的なJFETが構築されました。 [ 6 ]しかし、JFETはまだ、接合型トランジスタ全般に影響を与える問題を抱えていました。[ 7 ]接合型トランジスタは比較的かさばるデバイスであり、大量生産が困難であったため、いくつかの特殊な用途に限定されていました。絶縁ゲート電界効果トランジスタ（IGFET）は接合型トランジスタの潜在的な代替として理論化されたが、研究者は実際に動作するIGFETを構築することはできなかった。これは主に、外部電界が材料に浸透するのを妨げる厄介な表面準位障壁のせいである。[ 7 ] 1950年代半ばまでに、研究者はFETのコンセプトをほぼ諦め、代わりにバイポーラ接合型トランジスタ（BJT）技術に焦点を当てた。[ 8 ]

MOSFET技術の基礎は、ウィリアム・ショックレー、ジョン・バーディーン、ウォルター・ブラッテンの研究によって築かれました。ショックレーは1945年に独立してFETの概念を思いつきましたが、機能するデバイスを作ることができませんでした。翌年、バーディーンは表面状態の観点から自分の失敗を説明しました。バーディーンは半導体の表面状態の理論を応用し（表面状態に関するそれ以前の研究は1939年にショックレー、 1932年にイゴール・タムによって行われていました）、半導体表面に引き寄せられる余分な電子のために外部電場が表面でブロックされていることに気づきました。電子はこれらの局在した状態に捕らえられ、反転層を形成します。バーディーンの仮説は表面物理学の誕生を示しました。その後バーディーンは、ショックレーがFET設計で思い描いていた非常に薄い半導体層の代わりに反転層を利用することを決めました。バーディーンは自身の理論に基づき、1948年にMOSFETの原型となる反転層を備えた絶縁ゲートFET（IGFET）の特許を取得しました。反転層は少数キャリアの流れを制限し、変調度と導電性を高めますが、その電子輸送はゲートの絶縁体、あるいは反転層上に堆積された酸化物（絶縁体として使用される場合はその品質）に依存します。バーディーンの特許と反転層の概念は、今日のCMOS技術の基礎を形成しています。1976年、ショックレーはバーディーンの表面状態仮説を「半導体プログラムにおける最も重要な研究アイデアの一つ」と評しました。[ 9 ]

バーディーンの表面状態理論の後、3人は表面状態の影響を克服しようと試みました。1947年後半、ロバート・ギブニーとブラッテンは、金属と半導体の間に電解質を置くことで表面状態の影響を克服することを提案しました。彼らのFETデバイスは動作しましたが、増幅率は低かったです。バーディーンはさらに踏み込み、反転層の導電性に焦点を当てることを提案しました。さらなる実験の結果、より良い結果が得られることを期待して、電解質を固体酸化物層に置き換えました。彼らの目標は、酸化物層を貫通して反転層に到達することでした。しかし、バーディーンはシリコンからゲルマニウムへの変更を提案しましたが、その過程で酸化物が意図せず洗い流されてしまいました。彼らは全く異なるトランジスタ、点接触トランジスタに偶然出会いました。リリアン・ホッデソンは、「ブラッテインとバーディーンがゲルマニウムではなくシリコンを使っていたら、成功する電界効果トランジスタに偶然出会っていただろう」と述べています。[ 9 ] [ 10 ] [ 11 ] [ 12 ] [ 13 ]

1950年代前半の終わりまでに、バーディーン、ブラッテン、キングストン、モリソンらによる理論的・実験的研究の結果、表面状態には2種類あることがより明確になりました。高速表面状態はバルクおよび半導体/酸化物界面と関連していることがわかりました。低速表面状態は、酸化物層と関連していることがわかりました。これは、酸化物が周囲環境から原子、分子、イオンを吸着するためです。後者ははるかに多く存在し、緩和時間もはるかに長いことがわかりました。当時、フィロ・ファーンズワースらは、原子レベルで清浄な半導体表面を生成するための様々な方法を考案しました。

1955年、カール・フロッシュとリンカーン・デリックは偶然、シリコンウェハーの表面を二酸化ケイ素の層で覆った。[ 14 ]彼らは、酸化物層がシリコンウェハーへの特定のドーパントの侵入を防ぎ、他のドーパントの侵入を許可することを示して、半導体表面における酸化の不動態化効果を発見した。彼らのさらなる研究は、酸化物層に小さな開口部をエッチングして、シリコンウェハーの特定の領域にドーパントを拡散させる方法を実証した。1957年、彼らは研究をまとめた論文を発表し、その技術の特許を取得した。彼らが開発した技術は酸化物拡散マスキングとして知られ、後にMOSFETデバイスの製造に使用されることになる。[ 15 ]ベル研究所では、フロッシュの技術の重要性がすぐに認識された。彼らの研究結果は、1957年に発表される前にBTLメモの形でベル研究所内で回覧された。ショックレー半導体では、ショックレーは1956年12月に彼らの論文のプレプリントをジャン・ホーニを含む上級スタッフ全員に回覧していた。[ 7 ] [ 16 ] [ 17 ]

1955年、イアン・マンロー・ロスはFeFETまたはMFSFETの特許を申請した。その構造は現代の反転チャネルMOSFETに似ていたが、誘電体/絶縁体として酸化物ではなく強誘電体が使用されていた。彼は浮遊ゲートMOSFETが登場する何年も前に、これをメモリの一形態として構想していた。1957年2月、ジョン・ウォールマークはゲート誘電体に一酸化ゲルマニウムを使用したFETの特許を申請したが、彼はこのアイデアを追求することはなかった。同年に申請した別の特許では、ダブルゲートFETについて説明していた。1957年3月、ベル研究所の研究員であるエルネスト・ラバテは、自身の研究ノートの中で、後に提案されたMOSFETに類似したデバイスを考案したが、ラバテのデバイスでは絶縁体として二酸化シリコンを明示的に使用していなかった。[ 18 ] [ 19 ] [ 20 ] [ 21 ]

1955年、カール・フロッシュとリンカーン・デリックは偶然シリコンウエハー上に二酸化ケイ素の層を成長させ、表面不活性化効果を観察した。[ 22 ] [ 14 ] 1957年までにフロッシュとデリックはマスキングとプレデポジションを用いて二酸化ケイ素トランジスターを製造し、二酸化ケイ素が絶縁体としてシリコンウエハーを保護し、ドーパントがウエハーに拡散するのを防ぐことを実証した。[ 22 ] [ 15 ] JRリゲンツァとWGスピッツァーは熱成長酸化物のメカニズムを研究し、1960年に高品質のSi/ SiO2スタックを製造した。 [ 23 ] [ 24 ] [ 25 ]

金属酸化物半導体FET（MOSFET）

この研究に続いて、モハメド・アタラとダウォン・カーンは1959年にシリコンMOSトランジスタを提案し[ 26 ]、1960年にベル研究所のチームでMOSデバイスの実用化に成功した[ 27 ] 。 [ 28 ]チームには、デバイスを製造したEEラベイトとEIポビロニス、拡散プロセスを開発したMOサーストン、LAダサロ、JRリゲンザ、デバイスの特性を評価したHKガメルとR.リンドナーが含まれていた[ 29 ] 。 [ 30 ]

MOSFETは、高い拡張性[ 31 ]と、バイポーラ接合トランジスタよりもはるかに低い消費電力と高密度[ 32 ]により、高密度集積回路の構築を可能にしました。[ 33 ] MOSFETはJFETよりも高い電力を処理することもできます。[ 34 ] MOSFETは、幅広い用途向けに小型化・大量生産が可能になった最初の真にコンパクトなトランジスタでした。[ 7 ]こうしてMOSFETは、コンピューター、電子機器、 [ 35 ]、通信技術（スマートフォンなど）で最も一般的なタイプのトランジスタとなりました。 [ 36 ]米国特許商標庁はこれを「世界中の生活と文化を変えた画期的な発明」と呼んでいます。[ 36 ]

1948年、バーディーンとブラッテンはMOSFETの原型となる反転層を備えた絶縁ゲートFET（IGFET）の特許を取得しました。彼らの特許と反転層の概念は、今日のCMOS技術の基礎となっています。[ 37 ] CMOS（相補型MOS）は、MOSFET用の半導体デバイス製造プロセスであり、1963年にフェアチャイルドセミコンダクターのChih-Tang SahとFrank Wanlassによって開発されました。 [ 38 ] [ 39 ]フローティングゲートMOSFETの最初の報告は、1967年にDawon KahngとSimon Szeによって行われました。[ 40 ]ダブルゲート薄膜トランジスタ（TFT）の概念は、1967年にHR Farrah（ベンディックスコーポレーション）とRF Steinbergによって提案されました。[ 41 ]ダブルゲートMOSFETは、1984年に電気技術研究所の研究者である関川敏弘と林裕によって初めて実証されました。 [ 42 ] [ 43 ] FinFET（フィン電界効果トランジスタ）は、3D非平面マルチゲートMOSFETの一種で、 1989年に日立中央研究所の久本大輝氏とそのチームの研究から生まれました。[ 44 ] [ 45 ]

基本情報

FETは、電流が主に多数キャリアによって運ばれる多数電荷キャリア型デバイスと、電流が主に少数キャリアの流れによって運ばれる少数電荷キャリア型デバイスに分類される。[ 46 ]このデバイスは、電荷キャリア（電子または正孔）がソースからドレインへ流れるアクティブチャネルで構成される。ソース端子とドレイン端子の導体は、オーミック接触を介して半導体に接続される。チャネルの導電性は、ゲート端子とソース端子間に印加される電位の関数である。

FETの3つの端子は以下のとおりです。[ 47 ]

  1. キャリアがチャネルに入るソース（S）。慣例的に、Sからチャネルに入る電流はI Sで表されます。
  2. ドレイン（D）は、キャリアがチャネルから出ていく場所です。通常、Dからチャネルを出ていく電流はI Dで表されます。ドレイン・ソース間電圧はV DSです。
  3. ゲート（G）はチャネルの伝導率を調節する端子です。Gに電圧を印加することで、I Dを制御できます。

端末の詳細

n型MOSFETの断面

すべての FET には、BJTのエミッタ、コレクタ、ベースにほぼ対応するソース、ドレイン、ゲート端子があります。ほとんどの FET には、ボディ、ベース、バルク、またはサブストレートと呼ばれる4番目の端子があります。この4番目の端子は、トランジスタを動作状態にバイアスするために使用されます。回路設計でボディ端子を重要視することは稀ですが、集積回路の物理的なレイアウトを設定するときにその存在は重要です。ゲートのサイズ（図の長さL）は、ソースとドレイン間の距離です。幅は、図の断面に垂直な方向（つまり、画面の内外）のトランジスタの延長です。通常、幅はゲートの長さよりもはるかに大きくなります。ゲート長が 1 μm の場合、上限周波数は約 5 GHz、0.2 μm の場合は約 30 GHz に制限されます。

端子の名前はその機能を表しています。ゲート端子は、物理的なゲートの開閉を制御するものと考えることができます。このゲートは、ソースとドレインの間にチャネルを作成または削除することで、電子の通過を許可したり、通過をブロックしたりします。ソース端子からドレイン端子に向かう電子の流れは、印加電圧によって左右されます。ボディとは、ゲート、ソース、ドレインが存在する半導体本体を指します。通常、ボディ端子は、FET のタイプに応じて、回路内で最高または最低の電圧に接続されます。ソースは回路内で最高または最低の電圧に接続されることが多いため、ボディ端子とソース端子が一緒に接続されることもありますが、トランスミッションゲートやカスコード回路など、このような構成を持たない FET の用途もいくつかあります。

BJTとは異なり、FETの大部分は電気的に対称的です。そのため、実際の回路ではソース端子とドレイン端子を入れ替えても動作特性や機能に変化はありません。回路図や回路図においてFETが「逆向き」に接続されているように見える場合、プリント回路レイアウトなどの他の理由によりFETの物理的な向きが決定されたために混乱を招くことがあります。

ゲート電圧の電流への影響

JFET nチャネルトランジスタのI-V特性と出力プロット
右側：反転チャネルの形成（電子密度）、左側：nチャネルナノワイヤMOSFETにおける電流-ゲート電圧曲線（伝達特性）のシミュレーション結果。このデバイスの閾値電圧は約0.45 Vであることに注意してください。
FETの従来のシンボルタイプ

FETは、ゲート端子とソース端子間に印加される電圧（または電圧の非存在）によって生成され、影響を受ける「導電チャネル」のサイズと形状を変化させることで、ソースからドレインへの電子（または正孔）の流れを制御します。（説明を簡潔にするため、この説明ではボディとソースが接続されていると仮定します。）この導電チャネルは、電子がソースからドレインへ流れる「ストリーム」です。

nチャネルFET

nチャネル「デプレッションモード」デバイスでは、負のゲート・ソース間電圧によって空乏領域の幅が拡大し、チャネルの側面から侵入してチャネル幅が狭まります。活性領域が拡大してチャネルが完全に閉じると、ソースからドレインまでのチャネル抵抗が大きくなり、FETはスイッチのように実質的にオフになります（右図参照、電流が非常に小さい場合）。これは「ピンチオフ」と呼ばれ、それが発生する電圧は「ピンチオフ電圧」と呼ばれます。逆に、正のゲート・ソース間電圧はチャネルサイズを拡大し、電子が流れやすくなります（右図参照、伝導チャネルが存在し、電流が大きい場合）。

nチャネル「エンハンスメントモード」デバイスでは、トランジスタ内に導電チャネルが自然には存在しないため、導電チャネルを形成するには正のゲート・ソース間電圧が必要です。正の電圧は、FET本体内の浮遊電子をゲートに引き寄せ、導電チャネルを形成します。しかし、まず、FET本体に添加されたドーパントイオンに対抗するのに十分な電子がゲート付近に引き寄せられる必要があります。これにより、空乏領域と呼ばれる移動キャリアが存在しない領域が形成されます。この領域が発生する電圧は、 FETの閾値電圧と呼ばれます。ゲート・ソース間電圧をさらに上昇させると、さらに多くの電子がゲートに引き寄せられ、ソースからドレインへのアクティブチャネルが形成されます。このプロセスは反転と呼ばれます。

pチャネルFET

p チャネルの「空乏モード」デバイスでは、ゲートから本体への正電圧により、電子がゲート絶縁体/半導体界面に押し出されて空乏層が広がり、動かない正に帯電したアクセプタイオンのキャリアフリー領域が露出します。

逆に、p チャネルの「エンハンスメント モード」デバイスでは、導電領域は存在せず、導電チャネルを生成するには負の電圧を使用する必要があります。

ドレイン-ソース間電圧のチャネルへの影響

エンハンスメント型デバイスでもデプレッション型デバイスでも、ドレイン・ソース間電圧がゲート・ソース間電圧よりもはるかに低い場合、ゲート電圧を変化させるとチャネル抵抗が変化し、ドレイン電流はドレイン電圧（ソース電圧を基準）に比例します。このモードでは、FETは可変抵抗器のように動作し、線形モードまたはオーミックモードで動作していると言われています。[ 48 ] [ 49 ]

ドレイン・ソース間電圧が増加すると、ソースからドレインへの電位勾配により、チャネル形状に大きな非対称変化が生じます。反転領域の形状は、チャネルのドレイン端付近で「ピンチオフ」状態になります。ドレイン・ソース間電圧がさらに増加すると、チャネルのピンチオフ点はドレインからソースに向かって移動し始めます。FETは飽和モードにあると言われています。[ 50 ]ただし、バイポーラトランジスタの動作領域との類似性を高めるため、これをアクティブモードと呼ぶ著者もいます。 [ 51 ] [ 52 ]飽和モード、つまり抵抗領域と飽和領域の間の領域は、増幅が必要な場合に使用されます。この中間領域は、ドレイン電流がドレイン電圧とほぼ線形ではない場合でも、抵抗領域または線形領域の一部と見なされることがあります。

ゲート-ソース間電圧によって形成される導電チャネルは、飽和モードの間はソースとドレインを接続しなくなりますが、キャリアの流れはブロックされません。再び n チャネル エンハンスメント モード デバイスについて考えると、 p 型ボディ内に空乏領域が存在し、導電チャネル、ドレイン領域、およびソース領域を囲んでいます。チャネルを構成する電子は、ドレイン-ソース間電圧によってドレインに引き寄せられた場合、空乏領域を通ってチャネルから自由に移動できます。空乏領域にはキャリアが存在せず、シリコンと同様の抵抗を持ちます。ドレイン-ソース間電圧が増加すると、ドレインからピンチオフ ポイントまでの距離が増加し、印加されるドレイン-ソース間電圧に比例して空乏領域の抵抗が増加します。この比例変化により、ドレイン-ソース間電流は、ドレイン-ソース間電圧の変化に関係なく、比較的一定に保たれます。これは、線形動作モードでのオーミック動作とはまったく異なります。したがって、飽和モードでは、FETは抵抗ではなく定電流源として動作し、実質的に電圧増幅器として使用できます。この場合、ゲート-ソース間電圧によってチャネルを流れる定電流のレベルが決まります。

構成

FETは様々な半導体から構成されますが、その中で最も普及しているのは シリコンです。ほとんどのFETは、単結晶半導体ウェハを活性領域（チャネル）として用い、従来のバルク半導体プロセス技術を用いて製造されます。

より珍しいボディ材料としては、薄膜トランジスタや有機半導体をベースとした有機電界効果トランジスタ（OFET）に用いられるアモルファスシリコン、多結晶シリコン、その他のアモルファス半導体があります。OFETのゲート絶縁膜や電極も有機材料で作られることがよくあります。このようなFETは、炭化ケイ素（SiC）、ガリウムヒ素（GaAs）、窒化ガリウム（GaN）、インジウムガリウムヒ素（InGaAs）など、様々な材料を用いて製造されます。

2011年6月、IBMはグラフェンベースのFETを集積回路に使用することに成功したと発表した。[ 53 ] [ 54 ]これらのトランジスタは約2.23GHzのカットオフ周波数が可能で、標準的なシリコンFETよりもはるかに高い。[ 55 ]

種類

標準電圧でのデプレッション型 FET: JFET、ポリシリコン MOSFET、ダブルゲート MOSFET、メタルゲート MOSFET、MESFET。
  枯渇
  電子
  穴
  金属
  絶縁体
上：ソース、下：ドレイン、左：ゲート、右：バルク。チャネル形成につながる電圧は示されていません。

FETのチャネルはドーピングされ、n型半導体またはp型半導体になります。ドレインとソースは、エンハンスメント型FETの場合はチャネルと反対のドーピング、デプレッション型FETの場合はチャネルと同種のドーピングとなります。電界効果トランジスタは、チャネルとゲート間の絶縁方法によっても区別されます。FETには以下の種類があります。

  • MOSFET （金属酸化物半導体電界効果トランジスタ）は、ゲートとボディの間に絶縁体（通常はSiO 2 ）を使用します。これは、FETの中で最も一般的なタイプです。
    • DGMOSFET (デュアル ゲート MOSFET ) または DGMOS は、2 つの絶縁ゲートを持つ MOSFET です。
    • IGBT（絶縁ゲートバイポーラトランジスタ）は、電力制御用のデバイスです。MOSFETに似た構造を持ち、バイポーラのような主伝導チャネルを備えています。IGBTは、200～3000Vのドレイン・ソース間電圧範囲での動作に一般的に使用されています。1 ～200Vのドレイン・ソース間電圧では、パワーMOSFETが依然として最適なデバイスです。
    • JLNT (ジャンクションレスナノワイヤトランジスタ) は、チャネルが 1 つまたは複数のナノワイヤで、ジャンクションが存在しないタイプの電界効果トランジスタ (FET) です。
    • MNOS (金属-窒化物-酸化物-半導体トランジスタ) は、ゲートと本体の間に窒化酸化物層の絶縁体を使用します。
    • ISFET (イオン感応電界効果トランジスタ)は溶液中のイオン濃度を測定するために使用できます。イオン濃度 (H +など、pH 電極を参照) が変化すると、トランジスタを流れる電流もそれに応じて変化します。
    • BioFET （生物学的に高感度な電界効果トランジスタ）は、ISFET技術に基づくセンサー／バイオセンサーの一種であり、荷電分子の検出に利用されます。荷電分子が存在すると、BioFET表面の静電場の変化がトランジスタを流れる電流に測定可能な変化をもたらします。これらには、酵素修飾FET（EnFET）、免疫学的修飾FET（ImmunoFET）、遺伝子修飾FET（GenFET）、DNAFET、細胞ベースBioFET（CPFET）、甲虫／チップFET（BeetleFET）、イオンチャネル／タンパク質結合に基づくFETなどが含まれます。[ 56 ]
    • DNAFET ( DNA 電界効果トランジスタ) は、一本鎖 DNA 分子で作られたゲートを使用して一致する DNA 鎖を検出することで、バイオセンサーとして機能する特殊な FET です。
    • 高密度プロセッサチップで使用されるGAAFETまたはゲートオールアラウンド FETを含むfinFET
  • JFET (接合型電界効果トランジスタ)は、逆バイアスされた p-n 接合を使用してゲートを本体から分離します。
  • DEPFETは、完全空乏基板上に形成されたFETであり、センサー、アンプ、メモリノードとして同時に機能します。画像（光子）センサーとして使用できます。
  • FREDFET (高速反転または高速回復エピタキシャル ダイオード FET) は、ボディ ダイオードの非常に高速な回復 (ターンオフ) を提供するように設計された特殊な FET であり、電気モーター、特に中出力ブラシレス DC モーターなどの誘導負荷の駆動に便利です。
  • HIGFET（ヘテロ構造絶縁ゲート電界効果トランジスタ）は現在、主に研究に使用されています。[ 57 ]
  • MODFET (変調ドープ電界効果トランジスタ) は、アクティブ領域の段階的ドーピングによって形成された量子井戸構造を使用した高電子移動度トランジスタです。
  • TFET（トンネル電界効果トランジスタ）はバンド間トンネル効果に基づいています。[ 58 ]
  • TQFET（トポロジカル量子電界効果トランジスタ）は、印加電界を利用して2D材料を無損失トポロジカル絶縁体（「オン」状態）から従来の絶縁体（「オフ」状態）に切り替える。 [ 59 ]
  • HEMT （高電子移動度トランジスタ）は、HFET（ヘテロ構造FET）とも呼ばれ、 AlGaAsなどの三元半導体におけるバンドギャップ工学を用いて作製されます。完全に空乏化したワイドバンドギャップ材料が、ゲートとボディ間の絶縁を形成します。
  • MESFET (金属-半導体電界効果トランジスタ) は、JFET の p-n 接合をショットキー障壁に置き換えたもので、GaAsやその他のIII-V 半導体材料で使用されます。
  • NOMFETはナノ粒子有機メモリ電界効果トランジスタである。 [ 60 ]
  • GNRFET（グラフェンナノリボン電界効果トランジスタ）は、チャネルにグラフェンナノリボンを使用しています。 [ 61 ]
  • VeSFET（垂直スリット電界効果トランジスタ）は、正方形のジャンクションレスFETで、ソースとドレインを対角の角で接続する狭いスリットを備えています。残りの角には2つのゲートがあり、スリットを流れる電流を制御します。[ 62 ]
  • CNTFET（カーボンナノチューブ電界効果トランジスタ）。
  • OFET（有機電界効果トランジスタ）はチャネルに有機半導体を使用します。
  • QFET (量子電界効果トランジスタ) は、量子トンネル効果を利用して、従来のトランジスタの電子伝導領域を排除することで、トランジスタの動作速度を大幅に向上させます。
  • SB-FET（ショットキー障壁電界効果トランジスタ）は、ソースとドレインの接触電極に金属電極を持ち、ソースチャネル界面とドレインチャネル界面の両方にショットキー障壁を形成する電界効果トランジスタである。 [ 63 ] [ 64 ]
  • GFETは、バイオセンサーや化学センサーとして使用される、グラフェンをベースとした高感度電界効果トランジスタです。グラフェンの2次元構造とその物理的特性により、GFETは感度を高め、センシングアプリケーションにおける「偽陽性」の発生率を低減します[ 65 ]。
  • Fe FET はゲート間に強誘電体を使用し、バイアスがない場合でもトランジスタの状態を保持できるようにします。このようなデバイスは不揮発性メモリとして応用できます。
  • VTFET（垂直輸送電界効果トランジスタ）は、IBMが2021年にFinFETを改良したもので、高密度化と低消費電力化を実現しています。[ 66 ]

利点

電界効果トランジスタは、ゲート・ドレイン間電流抵抗が100MΩ以上と高く、制御と電流間の高度な分離を実現します。ベース電流ノイズはシェーピング時間とともに増加するため、[ 67 ] FETは通常、バイポーラ接合トランジスタ（BJT）よりもノイズが少なく、 VHFおよび衛星受信機用のチューナーや低ノイズアンプなど、ノイズに敏感な電子機器に使用されています。FETはドレイン電流がゼロのときにオフセット電圧を示さず、優れた信号チョッパーとなります。また、BJTよりも熱安定性に優れています。[ 47 ]

FETはゲート電荷によって制御されるため、ゲートが閉じられたり開いたりすると、バイポーラ接合トランジスタや非ラッチングリレーのように、特定の状態において追加の電力消費は発生しません。これにより、極めて低消費電力のスイッチングが可能になり、他のタイプのスイッチと比較して放熱の必要性が低減されるため、回路の小型化が可能になります。

デメリット

電界効果トランジスタは、バイポーラ接合トランジスタと比較して、利得帯域幅積が比較的小さい。MOSFETは過負荷電圧に非常に弱いため、実装時には特別な取り扱いが必要となる。 [ 68 ] MOSFETのゲートとチャネル間の絶縁層は脆弱であるため、取り扱い中に静電放電や閾値電圧の変化の影響を受けやすい。ただし、適切に設計された回路にデバイスを組み込んだ後は、通常、この問題は発生しない。

FETは多くの場合、オン抵抗が非常に低く、オフ抵抗が大きい。しかし、中間抵抗が大きいため、FETはスイッチング時に大きな電力を消費する可能性がある。したがって、効率を重視するにはスイッチング速度を速くすることが重要であるが、これは過渡現象を引き起こし、浮遊インダクタンスを励起して大きな電圧を発生させ、ゲートに結合して意図しないスイッチングを引き起こす可能性がある。したがって、FET回路は非常に慎重なレイアウトを必要とし、スイッチング速度と消費電力の間でトレードオフが生じる可能性がある。また、定格電圧とオン抵抗の間にもトレードオフの関係があり、高電圧FETは比較的高いオン抵抗と、それに伴う導通損失を持つ。[ 69 ]

故障モード

電界効果トランジスタは、特にメーカーが定めた温度および電気的制限（適切なディレーティング）内で動作する場合、比較的堅牢です。しかし、現代のFETデバイスにはボディダイオードが組み込まれていることがよくあります。ボディダイオードの特性を考慮しないと、FETは低速なボディダイオード動作を起こす可能性があります。つまり、寄生トランジスタがオンになり、FETがオフのときにドレインからソースへ大電流が流れてしまうのです。[ 70 ]

用途

最も一般的に使用されているFETはMOSFETです。CMOS （相補型金属酸化膜半導体）プロセス技術は、現代のデジタル集積回路の基盤となっています。このプロセス技術では、（通常は「エンハンスメントモード」の）pチャネルMOSFETとnチャネルMOSFETを直列に接続し、一方がオンのときにもう一方がオフになるような構成を採用しています。

FETでは、線形モードで動作する場合、電子はチャネルをどちらの方向にも流れます。デバイスは通常（常にではありませんが）、ソースからドレインまで対称的に構築されるため、ドレイン端子とソース端子の命名規則はある程度任意です。そのため、FETはアナログ信号をパス間で切り替える（多重化）のに適しています。この概念を用いて、例えばソリッドステートミキシングボードを構築できます。FETは一般的に増幅器として使用されます。例えば、入力抵抗が大きく出力抵抗が低いため、ドレイン接地（ソースフォロワ）構成のバッファとして効果的です。

IGBJT は、高速スイッチングと電圧ブロック機能が重要となる内燃エンジンの点火コイルのスイッチングに使用されます。

ソースゲートトランジスタ

ソースゲートトランジスタは、ディスプレイ画面などの大面積電子機器における製造および環境問題に対してより堅牢ですが、FETよりも動作が遅くなります。[ 71 ]

参照

参考文献

  1. ^ Lilienfeld, JE「電流を制御する方法および装置」 2022年4月9日アーカイブ、Wayback Machine掲載、米国特許第1,745,175号（出願日：1926年10月8日、発行日：1930年1月28日）。
  2. ^ CA 272437 「電流制御機構」、1925年10月22日にカナダで最初に出願
  3. ^ a b Lee, Thomas H. (2003). CMOS無線周波数集積回路の設計(PDF) .ケンブリッジ大学出版局. ISBN 978-1-139-64377-1. 2019年12月9日にオリジナル（PDF）からアーカイブ。2019年7月20日閲覧。
  4. ^ピュアース、ロバート;バルディ、リビオ。ヴォールデ、マルセル・ヴァン・デ。ヌーテン、セバスチャン E. ヴァン (2017)。ナノエレクトロニクス: 材料、デバイス、アプリケーション、2 巻。ジョン・ワイリー＆サンズ。 p. 14.ISBN​ 978-3-527-34053-8。
  5. ^グルンドマン、マリウス (2010)。半導体の物理学。スプリンガー・フェルラーク。ISBN 978-3-642-13884-3。
  6. ^西沢潤一 (1982). 「接合型電界効果デバイス」. Sittig, Roland; Roggwiller, P. (編).電力調整用半導体デバイス. Springer. pp.  241– 272. doi : 10.1007/978-1-4684-7263-9_11 . ISBN 978-1-4684-7265-3。
  7. ^ a b c dモスコウィッツ、サンフォード・L. (2016). 『先端材料イノベーション：21世紀におけるグローバル技術のマネジメント』ジョン・ワイリー・アンド・サンズ168頁ISBN 978-0-470-50892-3。
  8. ^ 「今日のデジタル世界の基礎：MOSトランジスタの勝利」コンピュータ歴史博物館、2010年7月13日。 2019年7月21日閲覧。
  9. ^ a b Howard R. Duff (2001). 「ジョン・バーディーンとトランジスタ物理学」AIP Conference Proceedings . Vol. 550. pp.  3– 32. doi : 10.1063/1.1354371 .
  10. ^ Hans Camenzind (2005).アナログチップの設計.
  11. ^ Massoud, Hisham Z. (1997). ULSI Science and Technology/1997 . The Electrochemical Society. p. 43. ISBN 978-1-56677-130-6。
  12. ^リリアン・ホッデソン(1994). 「第二次世界大戦中の水晶整流器の研究とトランジスタの発明」.歴史と技術. 11 (2): 121– 130. doi : 10.1080/07341519408581858 .
  13. ^マイケル・リオーダン、リリアン・ホッデソン (1997). 『クリスタル・ファイア：情報化時代の誕生』 WW Norton & Company. ISBN 978-0-393-04124-8。
  14. ^ a b US2802760A、リンカーン、デリック＆フロッシュ、カールJ.、「制御拡散のための半導体表面の酸化」、1957年8月13日発行 
  15. ^ a b Frosch, CJ; Derick, L (1957). 「シリコンの拡散時における表面保護と選択的マスキング」 . Journal of the Electrochemical Society . 104 (9): 547. doi : 10.1149/1.2428650 .
  16. ^クリストフ・ルキュイエ、デイビッド・C・ブルック、ジェイ・ラスト（2010年）『マイクロチップのメーカー：フェアチャイルド・セミコンダクターのドキュメンタリー史』 MITプレス、  62～ 63頁。ISBN 978-0-262-01424-3。
  17. ^ Claeys, Cor L. (2003). ULSIプロセス統合III：国際シンポジウム議事録.電気化学会. pp.  27– 30. ISBN 978-1-56677-376-8。
  18. ^ Lojek, Bo (2007).半導体工学の歴史. Springer Science & Business Media. p. 324. ISBN 978-3-540-34258-8。
  19. ^ステファン・フェルディナンド・ミュラー (2016).将来のCMOS技術ノードに向けたHfO2ベース強誘電体メモリの開発. BoD – Books on Demand. ISBN 978-3-7392-4894-3。
  20. ^ BG Lowe; RA Sareen (2013).半導体X線検出器. CRC Press. ISBN 978-1-4665-5401-6。
  21. ^バセット、ロス・ノックス（2007年）『デジタル時代へ：研究所、スタートアップ企業、そしてMOSテクノロジーの台頭』ジョンズ・ホプキンス大学出版局、22頁。ISBN 978-0-8018-8639-3。
  22. ^ a bハフ、ハワード；リオーダン、マイケル（2007年9月1日）「フロッシュとデリック：50年後（序文）」電気化学協会インターフェース誌。16（3）：29。doi ：10.1149/2.F02073IF。ISSN 1064-8208。 
  23. ^ Ligenza, JR; Spitzer, WG (1960-07-01). 「蒸気および酸素中でのシリコン酸化のメカニズム」 . Journal of Physics and Chemistry of Solids . 14 : 131– 136. Bibcode : 1960JPCS...14..131L . doi : 10.1016/0022-3697(60)90219-5 . ISSN 0022-3697 . 
  24. ^ Deal, Bruce E. (1998). 「シリコン熱酸化技術のハイライト」 .シリコン材料科学と技術.電気化学協会. p. 183. ISBN 978-1566771931。
  25. ^ Lojek, Bo (2007).半導体工学の歴史. Springer Science & Business Media. p. 322. ISBN 978-3540342588。
  26. ^バセット、ロス・ノックス (2007). 『デジタル時代へ：研究所、スタートアップ企業、そしてMOSテクノロジーの台頭』ジョンズ・ホプキンス大学出版局. pp.  22– 23. ISBN 978-0-8018-8639-3。
  27. ^ Atalla, M. ; Kahng, D. (1960). 「シリコン-二酸化シリコン電界誘起表面デバイス」. IRE-AIEE固体デバイス研究会議.
  28. ^ 「1960年 - 金属酸化膜半導体（MOS）トランジスタの実証」。シリコンエンジン。コンピュータ歴史博物館。 2023年1月16日閲覧。
  29. ^ KAHNG, D. (1961). 「シリコン-二酸化シリコン表面デバイス」 .ベル研究所技術覚書: 583– 596. doi : 10.1142/9789814503464_0076 . ISBN 978-981-02-0209-5。{{cite journal}}:ISBN / 日付の非互換性（ヘルプ）
  30. ^ Lojek, Bo (2007).半導体工学の歴史. ベルリン、ハイデルベルク: Springer-Verlag Berlin Heidelberg. p. 321. ISBN 978-3-540-34258-8。
  31. ^本吉 正之 (2009). 「シリコン貫通ビア (TSV)」. Proceedings of the IEEE . 97 (1): 43– 48. doi : 10.1109/JPROC.2008.2007462 . ISSN 0018-9219 . S2CID 29105721 .  
  32. ^ 「トランジスタがムーアの法則を維持」 EETimes 、 2018年12月12日。 2019年7月18日閲覧。
  33. ^ 「トランジスタを発明したのは誰か？」コンピュータ歴史博物館。2013年12月4日。 2019年7月20日閲覧。
  34. ^ダンカン、ベン (1996).高性能オーディオパワーアンプ.エルゼビア. p. 177. ISBN 978-0-08-050804-7。
  35. ^ 「Dawon Kahng」全米発明家殿堂。 2019年6月27日閲覧。
  36. ^ a b「2019年国際知的財産会議におけるイアンク所長の発言」。米国特許商標庁。2019年6月10日。 2019年12月17日時点のオリジナルよりアーカイブ。 2019年7月20日閲覧。
  37. ^ Howard R. Duff (2001). 「ジョン・バーディーンとトランジスタ物理学」AIP Conference Proceedings . Vol. 550. pp.  3– 32. doi : 10.1063/1.1354371 .
  38. ^ 「1963年：相補型MOS回路構成が発明される」コンピュータ歴史博物館. 2019年7月6日閲覧。
  39. ^米国特許3,102,230、1960年出願、1963年発行
  40. ^ D. Kahng、SM Sze、「フローティングゲートとメモリデバイスへの応用」、ベルシステム技術ジャーナル、第46巻、第4号、1967年、1288～1295ページ
  41. ^ Farrah, HR; Steinberg, RF (1967年2月). 「ダブルゲート薄膜トランジスタの解析」. IEEE Transactions on Electron Devices . 14 (2): 69– 74. Bibcode : 1967ITED...14...69F . doi : 10.1109/T-ED.1967.15901 .
  42. ^ Colinge, JP (2008). FinFETとその他のマルチゲートトランジスタ. Springer Science & Business Media. p. 11. ISBN 978-0-387-71751-7。
  43. ^関川俊宏、林裕（1984年8月1日）. 「追加ボトムゲートを有するXMOSトランジスタの閾値電圧特性の計算」.ソリッドステートエレクトロニクス. 27 (8): 827– 828. Bibcode : 1984SSEle..27..827S . doi : 10.1016/0038-1101(84)90036-4 . ISSN 0038-1101 . 
  44. ^ 「IEEE Andrew S. Grove Award Recipients」 . IEEE Andrew S. Grove Award . Institute of Electrical and Electronics Engineers . 2018年9月9日時点のオリジナルよりアーカイブ。 2019年7月4日閲覧。
  45. ^ 「トライゲート・テクノロジーによるFPGAの画期的な利点」（PDF） . Intel . 2014年. 2019年7月4日閲覧。
  46. ^ジェイコブ・ミルマン(1985). 『電子デバイスと回路』 シンガポール:マグロウヒル・インターナショナル397頁. ISBN 978-0-07-085505-2。
  47. ^ a bジェイコブ・ミルマン (1985). 『電子デバイスと回路』 シンガポール: マグロウヒル. pp.  384– 385. ISBN 978-0-07-085505-2。
  48. ^ Galup-Montoro, C.; Schneider, MC (2007).回路解析と設計のためのMOSFETモデリング. ロンドン/シンガポール: World Scientific . p  . 83. ISBN 978-981-256-810-6。
  49. ^ Norbert R Malik (1995). 『電子回路：解析、シミュレーション、設計』 エングルウッド・クリフス、ニュージャージー州: プレンティス・ホール、pp.  315– 316. ISBN 978-0-02-374910-0。
  50. ^ Spencer, RR; Ghausi, MS (2001).マイクロエレクトロニクス回路. Upper Saddle River NJ: Pearson Education/Prentice-Hall. p. 102. ISBN 978-0-201-36183-4。
  51. ^ Sedra, AS; Smith, KC (2004). Microelectronic circuits (Fifth ed.). New York: Oxford University Press. p  . 552. ISBN 978-0-19-514251-8。
  52. ^ PR Gray、PJ Hurst、S.H. Lewis、RG Meyer (2001). 『アナログ集積回路の解析と設計（第4版）』ニューヨーク：Wiley. pp. §1.5.2 p. 45. ISBN 978-0-471-32168-2。
  53. ^ Bob Yirka (2011年1月10日). 「IBM、初のグラフェンベース集積回路を開発」 . Phys.org . 2019年1月14日閲覧。
  54. ^ Lin, Y.-M.; Valdes-Garcia, A.; Han, S.-J.; Farmer, DB; Sun, Y.; Wu, Y.; Dimitrakopoulos, C.; Grill, A; Avouris, P; Jenkins, KA (2011). 「ウエハスケールグラフェン集積回路」. Science . 332 ( 6035): 1294– 1297. Bibcode : 2011Sci...332.1294L . doi : 10.1126/science.1204428 . PMID 21659599. S2CID 3020496 .  
  55. ^ Belle Dumé (2012年12月10日). 「フレキシブルグラフェントランジスタが新記録を樹立」 . Physics World . 2019年1月14日閲覧。
  56. ^ Schöning, Michael J.; Poghossian, Arshak (2002). 「生物学的に敏感な電界効果トランジスタ（BioFET）の最近の進歩」（PDF） . Analyst . 127 (9): 1137– 1151. Bibcode : 2002Ana...127.1137S . doi : 10.1039/B204444G . PMID 12375833 . 
  57. ^ freepatentsonline.com、HIGFETと方法 - Motorola]
  58. ^ Ionescu, AM; Riel, H. (2011). 「トンネル電界効果トランジスタを用いたエネルギー効率の高い電子スイッチ」 . Nature . 479 ( 7373): 329– 337. Bibcode : 2011Natur.479..329I . doi : 10.1038/nature10679 . PMID 22094693. S2CID 4322368 .  
  59. ^ Dumé, Isabelle (2018年12月12日). 「トポロジカルなオフオンスイッチで新型トランジスタを実現できる可能性」 . Physics World . IOP Publishing . 2022年1月16日閲覧。
  60. ^ 「有機トランジスタがニューロインスパイアードコンピューターの新世代を切り開く」 ScienceDaily 、 2010年1月29日。 2019年1月14日閲覧。
  61. ^ Sarvari H.; Ghayour, R.; Dastjerdy, E. (2011). 「モード空間における非平衡グリーン関数によるグラフェンナノリボンFETの周波数解析」. Physica E: 低次元システムとナノ構造. 43 (8): 1509– 1513. Bibcode : 2011PhyE...43.1509S . doi : 10.1016/j.physe.2011.04.018 .
  62. ^ Jerzy Ruzyllo (2016).半導体用語集：半導体コミュニティのためのリソース. World Scientific. p. 244. ISBN 978-981-4749-56-5。
  63. ^ Appenzeller J、他。 （2008年11月）。「ナノワイヤエレクトロニクスに向けて」。電子デバイスに関する IEEE トランザクション。55 (11): 2827–2845。ビブコード: 2008ITED...55.2827A。土井: 10.1109/ted.2008.2008011。ISSN 0018-9383。OCLC 755663637。S2CID 703393。   
  64. ^ Prakash, Abhijith; Ilatikhameneh, Hesa​​meddin; Wu, Peng; Appenzeller, Joerg (2017). 「2Dチャネルからショットキーバリアトランジスタのコンタクトゲーティングを理解する」 . Scientific Reports . 7 (1): 12596. arXiv : 1707.01459 . Bibcode : 2017NatSR...712596P . doi : 10.1038/ s41598-017-12816-3 . ISSN 2045-2322 . OCLC 1010581463. PMC 5626721. PMID 28974712 .    
  65. ^ミクロス・ボルザ「グラフェン電界効果トランジスタ（GFET）とは何か？」 Graphenea . 2019年1月14日閲覧。
  66. ^ Ingle, Prathamesh (2021年12月21日). 「IBM Researchが『VTFET』を発表：finFETの2倍の性能を誇る革新的な新チップアーキテクチャ」 .
  67. ^ 「VIII.5. トランジスタのノイズ」(PDF) .
  68. ^アレン・モッターズヘッド (2004). 『電子デバイスとシラジ回路』 ニューデリー: プレンティス・ホール・オブ・インディア. ISBN 978-81-203-0124-5。
  69. ^ Bhalla, Anup (2021年9月17日). 「SiC FETの起源と完璧なスイッチへの進化」 Power Electronics News . 2022年1月21日閲覧。
  70. ^電界効果トランジスタ (FET) の低速ボディダイオード故障: ケーススタディ。
  71. ^ Sporea, RA; Trainor, MJ; Young, ND; Silva, SRP (2014). 「薄膜デジタル回路における性能を桁違いに向上させるソースゲートトランジスタ」 . Scientific Reports . 4 4295. Bibcode : 2014NatSR...4.4295S . doi : 10.1038/srep04295 . PMC 3944386. PMID 24599023 .  
ウィキメディア コモンズには、電界効果トランジスタに関連するメディアがあります。
「 https://en.wikipedia.org/w/index.php?title=Field-effect_transistor&oldid=1333430220#Terminals」より取得