半導体エレクトロニクス製造技術において、セルフアラインゲートとは、 MOSFET（金属酸化膜半導体電界効果トランジスタ）のゲート電極をマスクとして用いてソース・ドレイン領域をドーピングするトランジスタ製造手法の一種です。この技術により、ゲートがソース・ドレインのエッジに自然かつ正確に位置合わせされることが保証されます。

MOSトランジスタにおけるセルフアラインゲートの採用は、1970年代の計算能力の大幅な向上をもたらした重要なイノベーションの一つです。セルフアラインゲートは、現代のほとんどの集積回路 プロセスで今でも使用されています。

導入

IC構築

標準的なMOSFETの図

集積回路（IC、または「チップ」）は、複数の工程を経て製造されます。この工程では、「ウエハ」と呼ばれるシリコンの円盤の表面に複数の層を積み重ねます。各層は、ウエハにフォトレジストを塗布し、ステンシルのような「マスク」を通して紫外線を照射することでパターン化されます。工程によって、光に照射されたフォトレジストは硬化または軟化しますが、いずれの場合も、軟化した部分は洗い流されます。その結果、ウエハ表面に微細なパターンが形成され、最上層の一部が露出し、残りの層は残りのフォトレジストによって保護されます。

次に、ウェーハは様々なプロセスにかけられ、フォトレジストで保護されていない部分に材料を追加したり除去したりします。一般的なプロセスの一つとして、ウェーハを約1000℃に加熱した後、シリコンの電気的特性を変化させるドーピング材料（通常はホウ素またはリン）を含むガスにさらします。これにより、ドーパントの種類や量に応じて、シリコンは電子供与体、電子受容体、または近似絶縁体になります。典型的なICでは、このプロセスを用いて、ICの主要素子を構成する 個々のトランジスタが製造されます。

MOSFETでは、トランジスタはソース、ドレイン、ゲートの3つの部分から構成されます（図を参照）。「電界効果」とは、ゲートに電圧を印加した際に生じる導電性の変化を指します。重要な点は、この電界によってソースとドレインを隔てる「チャネル」領域がソース・ドレイン間と同じ電位になり、トランジスタが「オン」になることです。ゲートからドレインへ電流が流れないため、FETのスイッチングエネルギーは、ゲート（当時はベースと呼ばれていました）が電流と直列に存在していた初期のバイポーラ接合型トランジスタと比較して非常に小さくなります。

古い方法論

初期の MOSFET 製造方法では、ゲートは660 °C で融解するアルミニウムで作られていたため、約 1000 °C ですべてのドーピング段階が完了した後、プロセスの最後のステップの 1 つとして堆積する必要がありました。

まず、ウェーハ全体を、正（p）または負（n）にバイアスすることで、特定の電気的特性を持つように選択します。図では、ベース材料は「p」（nチャネルまたはnMOSと呼ばれる）です。次に、マスクを用いて、トランジスタの負の「n」セクションを配置する領域を作成します。次に、ウェーハを約1000℃に加熱し、ウェーハ表面に拡散するドーピングガスにさらして「n」セクションを形成します。次に、ウェーハ上に絶縁体材料（二酸化シリコン）の薄い層を成長させます。最後に、新たなフォトリソグラフィー工程で、絶縁層の上にゲートをパターン化します。ゲートが実際に下にあるソースとドレインに重なるようにするには、ゲート材料をnセクション間のギャップよりも広くする必要があり、通常は3倍ほどになります。これはスペースの無駄となり、ゲートとソース・ドレイン間に余分な容量が生じます。この寄生容量のために、クリーンなスイッチングを実現するためにチップ全体を高電力で駆動する必要があり、効率が低下します。さらに、ゲートとその下のソース・ドレインとのずれの変動は、ゲートが正常に動作している場合でもチップ間のばらつきが大きいことを意味します。

自己整合

セルフアラインゲートは、いくつかの段階を経て現在の形に至りました。この進歩の鍵となったのは、高濃度ドープポリシリコンがアルミニウムを置き換えるのに十分な導電性を持つことの発見でした。これは、ゲート層を多段階製造プロセスのどの段階でも作成できることを意味しました。[1] : p.1 (図1.1参照) 

セルフアラインプロセスでは、重要なゲート絶縁層がプロセスの初期段階で形成される。次にゲートが堆積され、その上にパターン形成される。次にソース・ドレインがドーピングされる（ポリシリコンの場合はゲートも同時にドーピングされる）。したがって、ソース・ドレインパターンはソースとドレインの外側のエッジのみを表し、内側のエッジはゲート自体によってマスクされる。その結果、ソースとドレインはゲートに対して「セルフアライン」する。ソースとドレインは常に完全に位置合わせされているため、ゲートを必要以上に広くする必要がなく、寄生容量が大幅に低減される。アライメント時間とチップ間のばらつきも同様に低減される。[2]

半導体業界では、アルミニウム、モリブデン、アモルファスシリコンといった様々なゲート材料を用いた初期の実験を経て、多結晶シリコン（ポリシリコン）を用いた自己整合ゲート、いわゆるシリコンゲート技術（SGT）または「自己整合シリコンゲート」技術がほぼ普遍的に採用されました。この技術は、寄生容量の低減以外にも多くの利点がありました。SGTの重要な特徴の一つは、トランジスタが最高品質の熱酸化膜（最も優れた絶縁体の一つ）の下に完全に埋め込まれていることで、従来の技術や他の材料を用いた自己整合ゲートでは実現不可能だった新しいタイプのデバイスの開発を可能にしました。特に重要なのは、イメージセンサーに用いられる電荷結合素子（CCD）と、浮遊シリコンゲート構造を用いた不揮発性メモリデバイスです。これらのデバイスは、固体電子機器で実現できる機能の範囲を劇的に拡大しました。

自己整合ゲートを作るためには、いくつかの革新が必要であった。[3]

これらの革新以前にも、セルフアライン ゲートはメタル ゲートデバイスで実証されていましたが、その本当の影響はシリコン ゲート デバイスにありました。

歴史

アルミニウムゲートMOSプロセス技術は、MOSトランジスタのソース領域とドレイン領域の定義とドーピングから始まり、続いてトランジスタの薄い酸化膜領域を定義するゲートマスクが作製されます。追加の処理工程を経て、薄い酸化膜領域上にアルミニウムゲートが形成され、デバイスの製造が完了します。ゲートマスクとソース・ドレインマスクのアライメントずれは避けられないため、最悪のアライメントずれが生じても薄い酸化膜領域がソースとドレインをブリッジすることを保証するために、ゲート領域とソース・ドレイン領域の間にかなり大きなオーバーラップ領域が必要でした。この要件により、ゲート・ソース間およびゲート・ドレイン間の寄生容量が大きく、ゲート酸化膜マスクとソース・ドレインマスクのアライメントずれに応じてウェハごとに変動しました。その結果、製造される集積回路の速度に望ましくないばらつきが生じ、寄生容量を最小限に抑えることができれば理論的に可能な速度よりもはるかに低い速度しか得られませんでした。オーバーラップ容量のうち、性能に最も悪影響を与えるのはゲート・ドレイン間の寄生容量Cgdです。これは、よく知られたミラー効果により、トランジスタのゲート・ソース間容量を、そのトランジスタが属する回路のゲインにCgdを乗じた値だけ増加させます。その結果、トランジスタのスイッチング速度が大幅に低下しました。

1966年、ロバート・W・バウアーは、ゲート電極を最初に定義すれば、ゲートとソース・ドレイン間の寄生容量を最小限に抑えられるだけでなく、位置ずれの影響を受けにくくなることに気づいた。彼は、アルミニウムのゲート電極自体をマスクとして用いてトランジスタのソース・ドレイン領域を定義する方法を提案した。しかし、アルミニウムはソース・ドレイン接合の従来のドーピングに必要な高温に耐えられなかったため、バウアーはイオン注入法を用いることを提案した。これは、彼の勤務先であるヒューズ・エアクラフト社で開発中であり、他の研究所ではまだ利用できなかった新しいドーピング技術であった。バウアーのアイデアは概念的には正しかったものの、実際にはうまくいかなかった。トランジスタを適切にパッシベーションし、イオン注入によってシリコン結晶構造に生じた放射線損傷を修復することは不可能だったからだ。なぜなら、これらの2つの処理には、アルミニウムゲートが耐えられる温度を超える温度が必要だったからである。このように、彼の発明は原理実証となったが、バウアーの手法で商用集積回路が製造されることはなかった。より耐火性の高いゲート材料が必要でした。

1967年、ベル研究所のジョン・C・サラスと共同研究者たちは、アルミニウムゲートを真空蒸着法によるアモルファスシリコン電極に置き換え、動作する自己整合ゲートMOSトランジスタの開発に成功しました。しかし、このプロセスは原理実証に過ぎず、個別トランジスタの製造には適しており、集積回路には適していませんでした。そのため、研究者たちはこのプロセスをさらに追求することはありませんでした。

1968年、MOS業界では高しきい値電圧（HVT）のアルミニウムゲートトランジスタが広く使用されており、MOS集積回路の速度を向上させ、消費電力を削減するために、低しきい値電圧（LVT）のMOSプロセスが望まれていました。アルミニウムゲートの低しきい値電圧トランジスタには[100]シリコン配向を使用する必要がありましたが、これでは寄生MOSトランジスタ（フィールド酸化物上のアルミニウムが2つの接合をブリッジするときに生成されるMOSトランジスタ）のしきい値電圧が低くなりすぎました。寄生しきい値電圧を電源電圧以上に上げるには、フィールド酸化物の下の選択された領域でN型ドーピングレベルを上げる必要があり、これは当初、いわゆるチャネルストッパーマスクを使用して実現され、後にイオン注入が採用されました。

フェアチャイルドにおけるシリコンゲート技術の開発

SGT は、商用 MOS 集積回路を製造するために使用された最初のプロセス テクノロジであり、1960 年代に業界全体で広く採用されました。1967 年後半、フェアチャイルド半導体研究開発ラボで働き、レス ヴァダスに報告していたトム クライン氏は、高濃度 P 型ドープ シリコンと N 型シリコン間の仕事関数の差が、アルミニウムと同じ N 型シリコン間の仕事関数の差よりも 1.1 ボルト低いことに気づきました。これは、シリコン ゲートを持つ MOS トランジスタのしきい値電圧が、同じ出発材料で製造されたアルミニウム ゲートを持つ MOS トランジスタのしきい値電圧よりも 1.1 ボルト低くできることを意味しました。そのため、[111] シリコン配向を持つ出発材料を使用して、チャネル ストッパー マスクやフィールド酸化膜の下のイオン注入を使用せずに、適切な寄生しきい値電圧と低しきい値電圧のトランジスタを同時に実現できました。したがって、P 型ドープ シリコン ゲートを使用すると、自己整合ゲート トランジスタを作成できるだけでなく、高しきい値電圧プロセスと同じシリコン方向を使用して低しきい値電圧プロセスも作成できるようになります。

1968年2月、フェデリコ・ファギンはレス・ヴァダスのグループに加わり、低閾値電圧の自己整合ゲートMOSプロセス技術の開発を担当しました。ファギンの最初の任務は、アモルファスシリコンゲート用の精密エッチングソリューションの開発でした。その後、シリコンゲートを備えたMOS ICを製造するためのプロセスアーキテクチャと詳細な処理手順を考案しました。また、彼は「埋め込みコンタクト」を発明しました。これは、金属を使用せずにアモルファスシリコンとシリコン接合部を直接接触させる手法であり、特にランダムロジック回路において、回路密度を大幅に向上させる技術でした。

ファギンは、自らが設計したテスト パターンを使用してプロセスの検証と特性評価を行った後、1968 年 4 月までに最初の実用的な MOS シリコン ゲート トランジスタとテスト構造を作成しました。その後、シリコン ゲートを使用した最初の集積回路であるフェアチャイルド 3708 を設計しました。これは、デコード ロジックを備えた 8 ビット アナログ マルチプレクサで、フェアチャイルド 3705 と同じ機能を持ちます。フェアチャイルド 3705 は、仕様がかなり厳しかったためフェアチャイルド セミコンダクターが製造に苦労した金属ゲート量産 IC です。

1968 年 7 月に 3708 が利用可能になったことで、その後数か月間にプロセスをさらに改善するための基盤も整い、1968 年 10 月に最初の 3708 サンプルが顧客に出荷され、1968 年末までに一般市場で商業的に利用可能になりました。1968 年 7 月から 10 月の期間に、ファギンはプロセスにさらに 2 つの重要なステップを追加しました。

  • 真空蒸着法で得られたアモルファスシリコンを、気相成長法で得られた多結晶シリコンに置き換える。この工程は、蒸着したアモルファスシリコンが酸化物表面の「段差」を通過する際に破損するため、必要となった。
  • トランジスタ内に常在し、信頼性の問題を引き起こす不純物を吸着するために、リンゲッタリングを採用しました。リンゲッタリングにより、リーク電流を大幅に低減し、アルミニウムゲートMOS技術で依然として問題となっていた閾値電圧ドリフトを回避することができました（アルミニウムゲートMOSトランジスタは、高温処理が必要となるため、リンゲッタリングには適していませんでした）。

シリコン ゲートにより、MOS トランジスタの長期信頼性はすぐにバイポーラ IC のレベルに達し、MOS テクノロジの広範な採用に対する大きな障害の 1 つが取り除かれました。

1968年末までに、シリコンゲート技術は目覚ましい成果を上げました。3708は3705と同じ製造ツールを使用できるようにするために3705とほぼ同じ面積に設計されましたが、さらに大幅に小型化することもできました。それでもなお、3705と比較して優れた性能を発揮しました。速度は5倍、リーク電流は約100分の1、アナログスイッチを構成する大型トランジスタのオン抵抗は3分の1でした。[4] : pp6-7 

インテルにおける商業化

インテル 1101

シリコンゲート技術（SGT）は、インテルが創業時（1968年7月）に採用し、数年後には世界中のMOS集積回路製造の中核技術となり、今日まで続いています。インテルはまた、フローティングシリコンゲートトランジスタを用いた不揮発性メモリを開発した最初の企業でもあります。

シリコンゲート技術を採用した最初のメモリチップは、1968年に製造され、1969年に実証されたIntel 1101 SRAM（スタティックランダムアクセスメモリ）チップでした。[5]最初の商用シングルチップマイクロプロセッサであるIntel 4004は、ファギンが自身のシリコンゲートMOS IC技術を用いて開発しました。マーシャン・ホフ、スタン・メイザー、そして嶋正敏がアーキテクチャの開発に貢献しました。[6]

SGTのオリジナル文書

  • Bower, RWおよびDill, RG (1966). 「ゲートをソース・ドレインマスクとして用いた絶縁ゲート電界効果トランジスタ」IEEE国際電子デバイス会議, 1966
  • ファギン, F., クライン, T., ヴァダス, L.：「シリコンゲートを用いた絶縁ゲート電界効果トランジスタ集積回路」IEEE国際電子デバイス会議、ワシントンD.C.、1968年 [1]
  • US 3475234、Kerwin、Robert E.、Klein、Donald L.、Sarace、John C.、「MIS 構造の作成方法」、1969 年 10 月 28 日公開、Bell Telephone Laboratories Inc.に譲渡。 
  • フェデリコ・ファギンとトーマス・クライン：「低しきい値のMOSデバイスの高速世代が、シリコンゲートICという新しい波に乗っている」。フェアチャイルド3708号の表紙記事、『エレクトロニクス』誌、1969年9月29日。
  • Vadasz, LL; Grove, AS; Rowe, TA; Moore, GE (1969年10月). 「シリコンゲート技術」. IEEE Spectrum . pp.  27– 35.
  • F. Faggin、T. Klein「シリコン ゲート テクノロジー」、『ソリッド ステート エレクトロニクス』、1970 年、第 13 巻、1125 ～ 1144 ページ。
  • US 3673471、Klein, Thomas & Faggin, Federico、「MOS型デバイス用ドープ半導体電極」、1972年6月27日公開、Fairchild Camera and Instrument Corporationに譲渡 

特許

自己整合ゲート設計は、1969年にカーウィン、クライン、サラセのチームによって特許取得されました。[7]これはロバート・W・バウアー によって独立して発明されました（米国特許第3,472,712号、1969年10月14日発行、1966年10月27日出願）。ベル研究所のカーウィンらによる特許は、RW・バウアーとHD・ディルが1966年にワシントンD.C.で開催された国際電子デバイス会議でこの研究の最初の論文を発表してから数か月後の1967年3月27日まで出願されていませんでした。[8]

Bowerを巻き込んだ訴訟において、第3巡回控訴裁判所は、Kerwin、Klein、およびSaraceが自己整合シリコンゲートトランジスタの発明者であると判断しました。この判決に基づき、彼らには基本特許US 3,475,234が付与されました。セルフアラインゲートMOSFETは、ロバート・W・バウアー（Robert W. Bower）によって発明されました（特許番号3,472,712、1969年10月14日発行、1966年10月27日出願）。ベル研究所のカーウィンらによる特許番号3,475,234は、RW・バウアーとHD・ディルが「ゲートをソース・ドレインマスクとして用いた絶縁ゲート電界効果トランジスタ（INSULATED GATE FIELD EFFECT TRANSISTORS FABRICATED USING THE GATE AS SOURCE-DRAIN MASK）」と題するこの論文の初版を1966年ワシントンD.C.で開催された国際電子デバイス会議で発表してから数か月後の1967年3月27日に出願されました。バウアーの論文は、アルミニウムゲートとポリシリコンゲートの両方で構成されたセルフアラインゲートMOSFETについて記述していました。このMOSFETは、イオン注入と拡散の両方を用いてソースとドレインを形成し、ゲート電極をマスクとしてソース領域とドレイン領域を定義していました。ベル研究所チームは 1966 年の IEDM のこの会議に出席し、1966 年のプレゼンテーションの後で Bower とこの研究について話し合いました。Bower は最初にゲートとしてアルミニウムを使用して自己整合ゲートを作成し、1966 年のプレゼンテーションの前にはゲートとしてポリシリコンを使用してデバイスを作成しました。

セルフアラインゲートは、1960年代の半導体プロセスにおけるもう一つの革新であるイオン注入を典型的に採用しています。イオン注入とセルフアラインゲートの歴史は密接に関連しており、RBフェアによる詳細な歴史書[9]で詳述されています。

自己整合シリコンゲート技術を使用した最初の商用製品は、 1968年にフェデリコ・ファギンによって設計されたフェアチャイルド3708 8ビットアナログマルチプレクサでした。彼は、前述の機能しない概念実証を、その後業界で実際に採用されたものに変えるために、いくつかの発明の先駆者でした。[10] [11]

製造工程

セルフアラインゲートの重要性は、その製造プロセスにあります。ゲート酸化膜をソース・ドレイン拡散のマスクとして使用するプロセスは、プロセスを簡素化し、歩留まりを大幅に向上させます。

プロセス手順

セルフアラインゲートを作成する手順は次のとおりです。 [12]

これらの手順を実行するクリーンルーム施設

これらのステップは、フェデリコ・ファギンによって最初に考案され、1968年にフェアチャイルドセミコンダクターで開発されたシリコンゲートテクノロジープロセスで使用され、それを使用した最初の商用集積回路であるフェアチャイルド3708 [13]が製造されました。

1. トランジスタが形成されるフィールド酸化膜上にウェルをエッチングする。各ウェルはMOSトランジスタのソース、ドレイン、およびアクティブゲート領域を定義する。
2. 乾式熱酸化プロセスを使用して、シリコン ウェーハ上にゲート酸化物(SiO 2 )の薄い層 (5 ～ 200 nm)を成長させます。
3.化学気相成長法 (CVD) プロセスを使用して、ゲート酸化物の上にポリシリコン層を成長させます。
4.ポリシリコンの上にフォトレジスト層を塗布します。
5. フォトレジストの上にマスクを置き、紫外線にさらします。これにより、マスクで保護されなかった領域のフォトレジスト層が分解されます。
6. フォトレジストを専用の現像液で露光します。これは、紫外線によって分解されたフォトレジストを除去することを目的としています。
7. フォトレジストで覆われていないポリシリコンとゲート酸化膜は、緩衝イオンエッチングプロセスでエッチング除去されます。これは通常、フッ化水素酸を含む酸性溶液で行われます。
8. 残りのフォトレジストをシリコンウェーハから剥離します。ゲート酸化膜とフィールド酸化膜の上にポリシリコンが形成されたウェーハが完成します。
9. 薄い酸化物がエッチングされて除去され、ポリシリコン ゲートによって保護されているゲート領域を除いて、トランジスタのソース領域とドレイン領域が露出します。
10. 従来のドーピングプロセス、あるいはイオン注入と呼ばれるプロセスを用いて、ソース、ドレイン、そしてポリシリコンにドーピングを行います。シリコンゲート下の薄い酸化膜は、ドーピングプロセスのマスクとして機能します。このステップにより、ゲートの自己整合が実現します。ソース領域とドレイン領域は、（既に配置されている）ゲートと自動的に適切に位置合わせされます。
11. ウェーハは高温炉（800℃以上、1,500℉以上）でアニールされます。これによりドーパントが結晶構造のさらに奥まで拡散し、ソース領域とドレイン領域が形成されます。その結果、ドーパントはゲート直下までわずかに拡散します。
12. 露出部分を保護するために二酸化ケイ素を蒸着し、残りのすべての手順を実行してプロセスを完了します。

参照

注記

参考文献

  1. ^ ミード、カーバー、コンウェイ、リン(1991). VLSIシステム入門. アディソン・ウェスリー出版社. ISBN 978-0-201-04358-7OCLC  634332043 。
  2. ^ Yanda, Heynes, Miller (2005). Demystifying Chipmaking . Newnes. pp. 148–149. ISBN 978-0-7506-7760-8。{{cite book}}: CS1 maint: 複数の名前: 著者リスト (リンク)
  3. ^ オートン、ジョン・ウィルフレッド (2004). 『半導体の歴史』 . OUP Oxford. p. 114. ISBN 978-0-19-853083-1。
  4. ^ フェデリコ・ファギンとトーマス・クライン著「エレクトロニクス誌」（1969年9月29日）「低しきい値のMOSデバイスの高速化が新たな波の頂点に立つ、シリコンゲートIC」pp6-7参照
  5. ^ Sah, Chih-Tang (1988年10月). 「MOSトランジスタの進化：構想からVLSIまで」(PDF) . Proceedings of the IEEE . 76 (10): 1280–1326 (1303). doi :10.1109/5.16328. ISSN  0018-9219.
  6. ^ 「1971年：マイクロプロセッサがCPU機能を1つのチップに統合」。シリコンエンジン。コンピュータ歴史博物館。 2019年7月22日閲覧。
  7. ^ US 3475234、Kerwin, Robert E.、Klein, Donald L.、Sarace, John C.、「MIS 構造の作成方法」、1969 年 10 月 28 日発行、Bell Telephone Laboratories Inc.に譲渡。 
  8. ^ Bower, RW; Dill, RG (1966). 「ゲートをソース・ドレインマスクとして用いた絶縁ゲート電界効果トランジスタの製造」. 1966年国際電子デバイス会議. 第12巻. IEEE. pp.  102– 104. doi :10.1109/IEDM.1966.187724.
  9. ^ Richard B. Fair (1998年1月). 「シリコントランジスタ製造につながるイオン注入技術の初期開発の歴史」. Proceedings of the IEEE . 86 (1): 111– 137. doi :10.1109/5.658764.
  10. ^ ジョン・AN・リー (1995). 国際コンピュータパイオニア人名辞典, 第1995巻, 第2部. Taylor & Francis US. p. 289. ISBN  978-1-884964-47-3。
  11. ^ Bo Lojek (2007). 半導体工学の歴史. Springer. p. 359. ISBN  978-3-540-34257-1。
  12. ^ ストリートマン、ベン、バナジー (2006).固体電子デバイス. PHI. pp.  269–27 , 313. ISBN 978-81-203-3020-7。
  13. ^ Faggin, F., Klein, T., Vadasz, L.：「シリコンゲートを用いた絶縁ゲート電界効果トランジスタ集積回路」IEEE国際電子デバイス会議、ワシントンDC、1968年