 AMD K5 PR166マイクロプロセッサ | |
| 一般情報 | |
|---|---|
| 発売 | 1996年3月27日 (SSA/5) 1996年10月7日 (5k86) |
| 共通製造業者 | |
| パフォーマンス | |
| 最大CPUクロックレート | 75MHz～133MHz |
| FSB速度 | 50MHz～66MHz |
| 物理的仕様 | |
| トランジスタ |
|
| コア |
|
| ソケット | |
| キャッシュ | |
| L1キャッシュ | 8KB + 16KB (データ + 命令) |
| アーキテクチャと分類 | |
| アプリケーション | デスクトップ、組み込み |
| マイクロアーキテクチャ | K5 |
| 命令セット | IA-32 / x86 |
| 製品、モデル、バリアント | |
| モデル |
|
| 歴史 | |
| 先代 | Am5x86 |
| 後継 | K6 |
K5は、 AMDが初めて自社開発を行ったx86プロセッサです。1996年3月に発表され、主な競合製品はIntelのPentiumマイクロプロセッサでした。K5は野心的な設計で、技術的なソリューションと内部アーキテクチャに関してはPentiumよりもPentium Proに近いものでした。しかし、最終製品はパフォーマンスに関してはPentiumに近いものとなりましたが、クロックあたりの性能はPentiumよりも高速でした
技術詳細
K5は、x86デコード・フロントエンドを備えた内部の高度並列RISCプロセッサ・アーキテクチャをベースとしていました。 [ 1 ] K5は優れたx86互換性を提供し、社内開発されたテストスイートは後のプロジェクトで非常に役立ちました。全モデルとも430万個のトランジスタを搭載し、命令をアウトオブオーダーで処理できる5つの整数ユニットと1つの浮動小数点ユニットを備えていました。分岐ターゲットバッファはPentiumの4倍のサイズで、レジスタリネーミングによってレジスタ依存性を克服できました。[ 2 ]チップの命令の投機的実行により、パイプラインのストールが減少しました。16KBの4ウェイ・セットアソシアティブ命令キャッシュと8KBのデータキャッシュを備えていました。浮動小数点除算と平方根のマイクロコードは機械的に実証されています。[ 3 ] [ 4 ] 浮動小数点超越命令はハードウェアで実装され、すべてのオペランドの真の数学的結果に忠実でした。[ 5 ]
パフォーマンス
K5プロジェクトは、AMDにとってIntelから技術的リーダーシップを奪うための早期のチャンスとなりました。チップは適切な設計コンセプトに基づいていましたが、実際のエンジニアリング実装には問題がありました。クロックレートの低さは、当時のAMDが「最先端」の製造企業として限界を迎えていたこと、そして当時のプロセス技術ではロジックレベルが高かった設計自体がクロックのスケーリングを妨げていたことに起因していました。さらに、K5の浮動小数点演算性能はCyrix 6x86よりも優れていると評価されましたが、超越関数の結果はより信頼性の高いものでしたが、Pentiumよりも低速でした。市場投入が遅れ、性能面で期待に応えられなかったため、K5は、初期のAm486や後のAMD K6のように大手コンピュータメーカーから受け入れられることはありませんでした。
特徴
スーパースカラ + アウトオブオーダー実行 + レジスタリネーミング
16KB L1i + 8KB L1d 4ウェイセットアソシアティブ、ライトバックキャッシュ
4ウェイ命令デコーダ
5段パイプライン
整数ALU×2 + シフトユニット×1 + 分岐ユニット×1 + オンダイFPU
ロード/ストアALU×2
Socket-7マザーボードとピン互換。[ 6 ] [ 7 ]
モデル
K5アーキテクチャには2つのリビジョンがあり、社内ではSSA/5と5k86と呼ばれ、どちらもK5というラベルでリリースされました。オリジナルの「SSA/5」CPUセットでは、分岐予測ユニットが無効化され、内部ウェイトステートが追加されていました。これらの問題は「5k86」で修正され、クロックあたりの性能が最大30%向上しました。[ 8 ] [ 9 ]「SSA/5」ラインは75～100MHzで動作し、「5k86」ラインは90～133MHzで動作しました。しかし、AMDはPRレーティング、つまりパフォーマンスレーティングと呼ばれるものを使用して、そのクロック速度のPentiumとの整数性能の同等性を示すラベルをチップに付けました。そのため、2番目のラインの116MHzチップは「K5 PR166」として販売されました。製造の遅れにより、PR200の登場はK6のリリースとほぼ同時になりましたAMD は 2 つのチップが競合することを望まなかったため、K5-PR200 は少数しか出荷されませんでした。
SSA/5
- 5K86 P75～P100として販売され、後にK5 PR75～PR100として販売されました
- 500nmまたは350nmで430万個のトランジスタ
- L1キャッシュ: 8 + 16 KB (データ + 命令)
- ソケット5とソケット7
- VCore：3.52 V
- フロントサイドバス：50（PR75）、60（PR90）、66 MHz（PR100）
- 初公開：1996年3月27日
- クロックレート: 75、90、100 MHz
5k86
- K5 PR120からPR166として販売され、後にPR200として販売されました
- 350nmプロセスで430万個のトランジスタ
- L1キャッシュ: 8 + 16 KB (データ + 命令)
- ソケット5とソケット7
- VCore：3.52 V
- フロントサイドバス: 60 (PR120/150)、66 MHz
- 初公開：1996年10月7日
- クロックレート: 90 (PR120)、100 (PR133)、105 (PR150)、116.6 (PR166)、133 MHz (PR200)
参考資料
- ^ AMD-K5プロセッサ テクニカルリファレンスマニュアル（PDF） . AMD. 1996年11月
- ^ 「AMD-K5プロセッサデータシート」(PDF) AMD、1997年1月。
- ^ Moore, J. Strother; Lynch, Thomas W.; Kaufmann, Matt (1998年9月). 「AMD5K86TM浮動小数点除算プログラムの機械的検証済み証明」. IEEE Transactions on Computers . 47 (9). ワシントンD.C., USA: IEEE Computer Society : 913–926 . doi : 10.1109/12.713311 .
- ^ Russinoff, David M. (1999年1月). 「AMD K5浮動小数点平方根マイクロコードの正しさの機械的検証による証明」.システム設計における形式手法. 14 (1). マサチューセッツ州ヒンガム, 米国: Kluwer Academic Publishers : 75–125 . doi : 10.1023/A:1008669628911 . S2CID 22941018 .
- ^ Lynch, T.; Ahmed, A.; Schulte, M.; Callaway, T.; Tisdale, R. (1995年7月19日～21日). 「K5超越関数」.第12回コンピュータ算術シンポジウム議事録. ワシントンD.C., 米国: IEEEコンピュータ協会. pp. 163– 170. doi : 10.1109/ARITH.1995.465368 . ISBN 0-8186-7089-4。
- ^ https://csdl-images.ieeecomputer.org/mags/mi/1996/02/figures/m20161.gif
- ^ https://www.halfhill.com/byte/1994-11_amd-superman.html
- ^ 「X86 CPUリファレンス（パート2）」alasir.com。2017年7月26日時点のオリジナルよりアーカイブ。2022年1月12日閲覧
- ^ 「マイクロプロセッサの歴史 - AMD K5」。2019年5月。
さらに読む
- グウェナップ、リンリー（1996年3月25日）「AMD 、Pentiumの競合製品を出荷」マイクロプロセッサレポート
- スレーター、マイケル（1994年10月24日）「AMDのK5はPentiumを追い抜くよう設計」マイクロプロセッサレポート
- スレーター、マイケル（1995年5月8日）「AMD K5の出荷量は1996年にずれ込む」マイクロプロセッサレポート
外部リンク
