| 一般情報 | |
|---|---|
| デザイン: | ARMホールディングス |
| アーキテクチャと分類 | |
| マイクロアーキテクチャ | ARMv4T |
| 命令セット | ARM(32ビット)、Thumb(16ビット) |
| パフォーマンス | |
|---|---|
| 最大CPUクロックレート | 100MHz~600MHz |
| アーキテクチャと分類 | |
| マイクロアーキテクチャ | ARMv5TE |
| 命令セット | ARM(32ビット)、Thumb(16ビット) |
| アーキテクチャと分類 | |
|---|---|
| マイクロアーキテクチャ | ARMv5TEJ |
| 命令セット | ARM(32ビット)、Thumb(16ビット)、Jazelle(8ビット) |
ARM9は、 ARMホールディングスがマイクロコントローラ向けにライセンス供与した32ビットRISC ARMプロセッサコアのグループです。[ 1 ] ARM9コアファミリは、ARM9TDMI、ARM940T、ARM9E-S、ARM966E-S、ARM920T、ARM922T、ARM946E-S、ARM9EJ-S、ARM926EJ-S、ARM968E-S、ARM996HSで構成されています。ARM9コアは1998年から2006年にかけてリリースされましたが、現在では新しいIC設計には推奨されていません。新しい代替品はARM Cortex-Mコアです。[ 2 ]
この設計世代では、ARMはフォン・ノイマン・アーキテクチャ(プリンストン・アーキテクチャ)から、命令バスとデータバス(およびキャッシュ)が別々になっている(修正された、つまり分割キャッシュである)ハーバード・アーキテクチャに移行し、潜在的な速度が大幅に向上しました。[ 3 ]これらのコアを統合したシリコンチップのほとんどは、修正されたハーバード・アーキテクチャ・チップとしてパッケージ化され、分離されたCPUキャッシュと密結合メモリの反対側にある2つのアドレスバスが結合されます。
異なる ARM アーキテクチャ バージョンを実装する 2 つのサブファミリがあります。
ARM7コアに対する主な改良点は、トランジスタ数の増加によって以下の通りである。[ 4 ]
さらに、一部の ARM9 コアには、乗算累積などの「拡張DSP 」命令が組み込まれており、デジタル信号処理アルゴリズムのより効率的な実装をサポートします。
フォン・ノイマン・アーキテクチャからの移行には、命令フェッチによってデータが追い出されるのを防ぐ(そしてその逆も同様)非統合キャッシュの使用が必要でした。ARM9コアはデータバス信号とアドレスバス信号を別々に持ち、チップ設計者はこれを様々な方法で利用しています。多くの場合、命令とデータの両方に使用されるフォン・ノイマン型アドレス空間の少なくとも一部は、通常、DRAMインターフェースとNORフラッシュメモリで使用可能な外部バスインターフェースに接続するAHBインターコネクトに接続されます。このようなハイブリッドは、もはや純粋なハーバード・アーキテクチャ・プロセッサではありません。
ARMホールディングスは、自社設計に基づくCPUデバイスの製造も販売も行わず、プロセッサアーキテクチャを関心のある企業にライセンス供与しています。ARMは、コストと成果物が異なる多様なライセンス条件を提供しています。すべてのライセンシーに対し、ARMはARMコアの統合可能なハードウェア記述、完全なソフトウェア開発ツールセット、そしてARM CPUを搭載した製造済みシリコンの販売権を提供します。このライセンス供与されたCPUコア設計モデルは、知的財産(IP)コアと呼ばれます。
統合デバイスメーカー(IDM)は、ARMプロセッサIPを合成可能なRTL(Verilogで記述)として受け取ります。この形式では、アーキテクチャレベルの最適化と拡張が可能です。これにより、メーカーはクロック速度の向上、超低消費電力、命令セットの拡張、サイズの最適化、デバッグサポートなど、カスタム設計目標を達成できます。特定のARM CPUチップにどのコンポーネントが含まれているかを確認するには、メーカーのデータシートおよび関連ドキュメントを参照してください。
| 年 | ARM9コア |
|---|---|
| 1998 | ARM9TDMI |
| 1998 | ARM940T |
| 1999 | ARM9E-S |
| 1999 | ARM966E-S |
| 2000 | ARM920T |
| 2000 | ARM922T |
| 2000 | ARM946E-S |
| 2001 | ARM9EJ-S |
| 2001 | ARM926EJ-S |
| 2004 | ARM968E-S |
| 2006 | ARM996HS |
ARM MPCoreファミリーのマルチコアプロセッサは、非対称型(AMP)または対称型(SMP)マルチプロセッサプログラミングパラダイムを用いて記述されたソフトウェアをサポートします。AMP開発では、MPCore内の各中央処理装置は独立したプロセッサと見なすことができ、従来のシングルプロセッサ開発戦略に従うことができます。[ 5 ]
ARM9TDMIは、人気のARM7TDMIコアの後継であり、 ARMv4Tアーキテクチャをベースとしています。このコアは5段パイプライン(フェッチ、デコード、実行、データメモリアクセス、レジスタ書き込み)を備え、[ 6 ] 32ビットARMと16ビットThumbの両方の命令セットをサポートし、以下の機能を備えています。
ARM9Eとその兄弟機種であるARM9EJは、基本的なARM9TDMIパイプラインを実装していますが、 DSP風の命令セット拡張を含むARMv5TEアーキテクチャのサポートが追加されています。さらに、乗算ユニットの幅が倍増し、ほとんどの乗算演算の所要時間が半分に短縮されました。32ビット、16ビット、そして場合によっては8ビットの命令セットをサポートしています。
TI -Nspire CX(2011)およびCX II(2019)グラフ電卓は、それぞれ132MHzおよび396MHzのクロックで動作するARM926EJ-Sプロセッサを使用しています。[ 7 ]



ARMチップに関するドキュメントの量は膨大で、特に初心者にとっては気が遠くなるような量です。過去数十年間のマイクロコントローラに関するドキュメントは、単一のドキュメントにまとめるのが容易でしたが、チップの進化に伴い、ドキュメントも膨大になってきました。特にARMチップ全体に関するドキュメントは、ICメーカーのドキュメントとCPUコアベンダー(ARM Holdings)のドキュメントが混在しているため、全体像を把握するのは困難です。
典型的なトップダウンのドキュメント ツリーは次のようになります: 高レベルのマーケティング スライド、特定の物理チップのデータシート、同じシリーズ内の物理チップの一般的な周辺機器やその他の側面を説明する詳細なリファレンス マニュアル、チップ内の特定の ARM コア プロセッサのリファレンス マニュアル、すべての命令セットの詳細な説明を含むコアの ARM アーキテクチャのリファレンス マニュアル。
IC メーカーには、評価ボードのユーザー マニュアル、アプリケーション ノート、開発ソフトウェアの開始方法、ソフトウェア ライブラリ ドキュメント、エラッタなどの追加ドキュメントがあります。