先端パッケージング（半導体）

先端パッケージング[ 1 ]は、従来の集積回路パッケージング (単一のダイをパッケージ化)の前に、コンポーネントを集約して相互接続することです。先端パッケージングにより、電気デバイス、機械デバイス、半導体デバイスなど複数のデバイスを統合して、単一の電子デバイスとしてパッケージ化できます。先端パッケージングでは、従来の集積回路パッケージングとは異なり、通常は半導体製造施設で行われるプロセスと技術を使用します。したがって、先端パッケージングは​​製造と従来のパッケージングの中間、つまりBEoLと製造後の間に位置します。先端パッケージングには、マルチチップ モジュール、3D IC [ 2 ] 2.5D IC [ 2 ]異種統合、[ 3 ]ファンアウト ウェーハレベルパッケージング[ 2 ]システムインパッケージ、キルト パッケージング、ロジック (プロセッサ) とメモリを単一パッケージに統合、ダイ スタッキング、ウェーハ ボンディング/スタッキング、パッケージ内の複数のチップレットまたはダイ、[ 2 2.5Dおよび3D ICは、2.5Dパッケージまたは3Dパッケージとも呼ばれます。[ 3 ]

先進パッケージングは​​、複数のデバイスを1つのパッケージに統合することで性能向上と効率向上（信号の移動距離の短縮、つまり信号パスの削減による）を実現し、製造がますます困難になっている小型トランジスタに頼ることなく、デバイス間の接続数を増やすことができる。[ 4 ]これにより、成熟ノードをアナログ/IOに、先進ノードをコアロジックに利用する異種統合が可能になり、モノリシック（先進）ノードに伴うコスト上昇と歩留まり低下が緩和される。ファンアウトパッケージングは​​、先進パッケージングの低コストな選択肢として注目されている。[ 5 ]

先端パッケージングは​​、ムーアの法則を拡大する上で基礎となると考えられています。[ 6 ] [ 2 ]異種統合の一例としては、シリコン基板上に作製された「ブリッジ」を用いて異なるダイを接続するインテルのEMIBが挙げられます。[ 7 ]もう1つの例としては、インターポーザーを使用するTSMCのCoWoS [ 8 ] [ 9 ]（チップ・オン・ウェーハ・オン・サブストレート）技術があります。[ 10 ] [ 11 ]先端パッケージングは​​システム統合と密接に関連しており、[ 12 ]「人工知能、機械学習、自動車、5G」などに関連するシステムで使用されています。[ 13 ]システム統合とは、「複数の小さなチップ、つまりチップレットを相互接続するシステムを構築することで、すべてを1つのチップに集約することを避ける方法」です。[ 14 ]先端パッケージには、複数のベンダーのチップレットを組み込むことができます。[ 15 ] [ 16 ]これを実現するために、UCieなどのチップレット接続用の標準規格が開発されています。[ 17 ]

参考文献

  1. ^ 「Advanced Packaging」 . Semiconductor Engineering . 2021年12月17日閲覧。
  2. ^ a b c d e LaPedus, Mark (2019年1月15日). 「2.5D/3D、ファンアウトパッケージのさらなる進化」 . Semiconductor Engineering .
  3. ^ a b LaPedus, Mark (2021年5月20日). 「先進パッケージングの次の波」 .半導体エンジニアリング.
  4. ^ 「Advanced Packaging's Next Wave」 2021年5月20日。
  5. ^ Sperling, Ed (2018年3月5日). 「ハイエンドファンアウトに向けて」 . Semiconductor Engineering .
  6. ^ Shivakumar, Sujai; Borges, Chris (2023年6月26日). 「先進パッケージングとムーアの法則の未来」 – www.csis.orgより。{{cite journal}}:ジャーナルを引用するには|journal=（ヘルプ）が必要です
  7. ^ Lau, John H. (2019年4月3日).異種統合. Springer. ISBN 978-981-13-7224-7– Google ブックス経由。
  8. ^ 「CoWoS® - 台湾セミコンダクター製造カンパニーリミテッド」3dfabric.tsmc.com . 2024年12月25日閲覧。
  9. ^ anysilicon (2024年3月21日). 「CoWoSパッケージング技術の理解」 . AnySilicon . 2024年12月25日閲覧。
  10. ^ 「TSMC、2026年までCoWoS生産能力を年間60%拡大へ」 。2024年5月21日時点のオリジナルよりアーカイブ。
  11. ^ 「TSMCテクノロジーシンポジウム2021のハイライト - パッケージング」。
  12. ^ 「先進的なパッケージングにより設計の焦点がシステムレベルにシフト」 2021年11月23日。
  13. ^ 「システムレベルのパッケージングのトレードオフ」。2020年9月30日。
  14. ^ 「新しい研究所がマイクロエレクトロニクスシステムの統合と高度なパッケージングの未来を加速」 2023年10月19日。
  15. ^ 「商用チップレットエコシステムの実現には10年かかるかもしれない」 2024年2月29日。
  16. ^ 「チップレットがシリコン実証済みのハードIPとして定着」 2023年2月9日。
  17. ^ 「チップレットIP標準はほんの始まりに過ぎない」 2024年3月6日。

スタブアイコン

この電子機器関連の記事はスタブです。不足している情報を追加してWikipediaに貢献してください。

「 https://en.wikipedia.org/w/index.php?title=Advanced_pa​​ckaging_ (semiconductors)&oldid =1331620233」より取得