アナログ検証は、アナログ、ミックスドシグナル、RF集積回路およびシステムオンチップの機能検証を実行するための手法です。[1]アナログ検証の議論は、大規模なミックスドシグナルチップのアナログ部分が非常に複雑になり、アナログ部分に機能エラーがあり正常に動作しない状態で設計されているチップがかなり多く、ますます増加していることが認識され始めた2005年に始まりました。
技術的な詳細
アナログ検証は、トランジスタレベルのシミュレーションでは十分な機能検証を行うには常に遅すぎるという考えに基づいています。代わりに、設計のアナログ部分を構成するブロックのシンプルで効率的なモデルを作成し、それらを使用して設計を検証する必要があります。これらのモデルは通常、VerilogまたはVerilog-AMSで記述されますが、VHDLまたはVHDL-AMSで記述することもできます。ただし、単純な機能モデルを使用するだけでは十分ではありません。設計を徹底的に実行し、その応答を以前に記述した設計の仕様と比較する、包括的な自己チェック テストベンチも構築する必要があります。さらに、このテストベンチは、モデルと設計の両方に順番に適用する必要があります。この場合、設計はトランジスタ レベルの回路図で表現されます。モデルと設計の両方がすべてのテストに合格し、テストベンチが包括的であれば、モデルが設計と一致し、設計が仕様と一致していることが確認されます。
オーディオコーデック、電源管理 IC、電源管理ユニット、SerDes、RF トランシーバーなど、トランジスタ レベルで表されるアナログ機能ユニット全体に包括的なテストベンチを適用するのは非現実的です。そのため、検証は階層的に進めます。まず、個々のブロックに対してシンプルなモデルとテストベンチを作成します。ブロック レベルのテストベンチは、モデルがブロックの実装と一致し、実装がブロック レベルの仕様と一致していることを確認するために使用されます。次に、アナログ機能ユニット全体のテストベンチを作成し、検証済みのモデルで表されるブロックとともに、そのユニットのトップ レベルの回路図に適用します。テストをさらに改善するには、混合レベルのシミュレーションを実行できます。このシミュレーションでは、機能ユニットのテストベンチが 1 つまたは 2 つのブロックでトランジスタ レベルで適用され、その他はすべてモデル レベルで適用されます。
参考文献
- ^ Henry ChangとKen Kundert. 複雑なアナログおよびRF IC設計の検証 Archived July 10, at the Wayback Machine . Proceedings of the IEEE , 2007年2月.
外部リンク
- 複雑なアナログおよびRF IC設計の検証 2020年7月10日アーカイブ、Wayback Machine
