VHDL シミュレーションでは、遅延が指定されていない限り、信号（異なるコンポーネントを接続するネットを表すVHDLの概念）へのすべての割り当ては、デルタ遅延と呼ばれる無限小の遅延を伴って発生します。 [1]技術的には、デルタ遅延には測定可能な単位 はありませんが、デジタルエレクトロニクスハードウェア設計の観点からは、デルタ遅延はフェムト秒（fs）などの測定可能な最小の時間単位と考える必要があります。
参考文献
- ^ バスカー、ジャヤラム (1999)。Vhdl 入門書。プレンティス ホール PTR、1999、31、46 ページ。ISBN 9780130965752。
