FO4

デジタル エレクトロニクスにおいて、ファンアウト 4 は、デジタルCMOSテクノロジーで使用される時間の測定単位です。ファンアウトが4 の コンポーネントのゲート遅延です。

ファンアウト = C負荷/ C入力、ここで

C負荷=検討中の論理ゲートによって駆動されるMOSゲートの総容量
C in = 検討中の論理ゲートのMOSゲート容量

遅延指標として、1つのFO4は、自身よりも4倍小さいインバータによって駆動され、自身よりも4倍大きいインバータを駆動するインバータの遅延です。入力信号の立ち上がり/立ち下がり時間は遅延だけでなく出力負荷にも影響を与えるため、両方の条件が必要です。

FO4は一般的に遅延指標として用いられます。これは、このような負荷は、大きな負荷を駆動するテーパードバッファや、遅延が最小となるように設計されたロジックパスのあらゆるロジックゲートで見られるためです。また、ほとんどのテクノロジにおいて、このようなバッファの最適なファンアウトは、一般的に2.7から5.3の範囲です。[ 1 ]

ファンアウト4は、次のように述べられる標準的な問題に対する答えです。固定サイズのインバータ（固定サイズの大きな負荷に比べて小さい）が与えられた場合、大きな負荷を駆動する際の遅延を最小化します。いくつかの計算を行うと、負荷をN個のインバータのチェーンで駆動し、各インバータを前のインバータの約4倍の大きさにすると、遅延が最小になることが示されます。つまり、Nはlog 4（C load /C in）です。

寄生容量（ドレイン拡散容量と配線容量）がない場合、結果は「e のファンアウト」（この場合、N ~ ln(C load /C in )）になります。

負荷自体が大きくない場合、後続のロジックステージでファンアウト4のスケーリングを適用することは意味がありません。このような場合、最小サイズのトランジスタの方が高速になる可能性があります。

スケーリングされたテクノロジは本質的に（絶対値で）高速であるため、回路性能はファンアウト4を指標としてより公平に比較​​できます。例えば、2つの64ビット加算器があり、1つは0.5μmテクノロジで実装され、もう1つは90nmテクノロジで実装されている場合、レイテンシが低いという理由だけで、回路とアーキテクチャの観点から90nm加算器の方が優れていると判断するのは不公平です。90nm加算器が高速なのは、本質的に高速なデバイスを使用しているためだけかもしれません。加算器のアーキテクチャと回路設計を比較するには、各加算器のレイテンシをFO4インバータ1個分の遅延に正規化する方が公平です。

ある技術のFO4時間はRC時定数τの5倍なので、5·τ = FO4となる。[ 2 ]

長いパイプラインと低いステージ遅延を持つ高周波CPUの例：IBM Power6はサイクル遅延が13 FO4の設計となっている。[ 3 ] IntelのPentium 4の3.4GHzのクロック周期は16.3 FO4と推定される。[ 4 ]

参照

参考文献

  1. ^ Horowitz, Mark; Harris, David; Ho, Ron; Wei, Gu-Yeon. 「ファンアウト4のインバータ遅延メトリック」. CiteSeerX  10.1.1.68.831 .{{cite journal}}:ジャーナルを引用するには|journal=（ヘルプ）が必要です
  2. ^ Harris, D.; Sutherland, I. (2003). 「キャリープロパゲート加算器の論理的努力」.第37回アシロマ信号・システム・コンピュータ会議, 2003. pp.  873– 878. doi : 10.1109/ACSSC.2003.1292037 . ISBN 0-7803-8104-1. S2CID  7880203 .
  3. ^ Kostenko, Natalya. 「IBM POWER6プロセッサーおよびシステム」(PDF) . 2013年11月29日閲覧。
  4. ^ 「この文書は、CV/Iデバイスの遅延メトリクス、ファンアウト4（FO4）インバータゲートの遅延メトリクス、および高性能マイクロプロセッサのクロック周波数の傾向との関係について詳しく説明しています」（PDF）。米国設計技術ワーキンググループ、ITRS。2003年。2013年12月3日時点のオリジナル（PDF）からアーカイブ。 2013年11月29日閲覧。
「 https://en.wikipedia.org/w/index.php?title=FO4&oldid=1322718000」から取得