| デザイン会社 | ラティスセミコンダクター |
|---|---|
| タイプ | プログラマブルロジックデバイスのシリーズ |
（GAL22V10 と同じ）
GAL22V10は、ラティスセミコンダクター社のプログラマブルロジックデバイスシリーズです。CMOSベースの汎用アレイロジックICとして実装され、デュアルインラインパッケージまたはプラスチックリードチップキャリアで提供されます。これは、教育現場で基本的なプログラマブルロジックデバイスとしてよく使用される標準的な量産GAL（General Array Logic）デバイスの一例です。[1] [2] [3]組み合わせモードでは、概念的にはプログラマブルAND-OR-反転（AOI）（AND-NOR）ゲートまたはAND-ORゲート の集合です。
仕様
GAL22V10 には 12 個の入力ピンと、入力または出力として設定可能な 10 個のピンがあり、25 ns から 4 ns までのさまざまなスイッチング速度があります。[1] [2] [4]各出力は出力ロジック マクロセル (OLMC) によって駆動され、出力イネーブル積項と、8 個から 16 個の可変数の積項を備えています。各 OLMC は反転または非反転出力に設定でき、レジスタ モードまたは組み合わせモードにすることができます。レジスタ モードでは、各マクロセルは D フリップフロップをアクティブに使用して、マクロセルのロジック部分からのデータ入力とクロック信号の立ち上がりエッジの制御下で状態を保持しますが、組み合わせモードではフリップフロップはマクロセルから削除され、出力はロジックによって直接駆動されます。後者のモードでは、ピンは積項に基づいて入力と出力を動的に切り替えることもできます。どちらのモードでも、ピンの値は積項としてアレイにフィードバックされます。組み合わせはE2PROMを使用して設定されます。[3]出力レジスタは、 GAL22V10プログラマによるテストのために、潜在的に無効な状態にプリロードすることができます。入力と出力にはアクティブプルアップが含まれ、高インピーダンスバッファによりトランジスタ-トランジスタロジックと互換性があります。 [5]
ラティスセミコンダクター正規ユニットのユーザーIDコード、リビジョンID、アセットタグなどの詳細情報を記載したユーザー電子署名セクションに加え、ラティスセミコンダクター製以外のGAL22V10ユニットとの互換性を確保するための静的ESセクションも含まれています。さらに、セキュリティセルも搭載されており、このセルを設定すると、新しいロジックセットが設定されるまで、チップからのアレイロジックの取得が禁止されます。
ラッチアップ保護は、Lattice Semiconductor の公式モデルでは n プルアップとチャージ ポンプを使用して実装されています。
可用性
GAL22V10Dは、2010年6月をもってラティスセミコンダクター社によって製造が中止され、最後の出荷は2011年6月でした。ラティス社からはピン互換の代替品は提供も推奨もされていません。 [6]
Microchip / Atmel ATF22V10の複数のバリエーションはピン互換の代替品であり、PDIP、SOIC、PLCC、TSSOP パッケージで利用できます。
関連部品
GAL16V8とGAL20V8 は概念的には GAL22V10 に似ていますが、より小さなパッケージで I/O ピンが少なくなっています。
参考文献
- ^ ab Foltz, Heinrich. 「補足ノート：GAL22V10プログラミング」（PDF） .電気工学実験室 I/II . テキサス大学パンアメリカン校. 2014年1月12日閲覧。[永久リンク切れ]
- ^ ab Reeder, Nick. 「GAL22V10のプログラミング」EET1131 デジタルエレクトロニクスシンクレア・コミュニティ・カレッジ. 2014年2月20日時点のオリジナルよりアーカイブ。 2013年12月12日閲覧。
- ^ ab Dueck, Robert K. (2005). CPLDアプリケーションとVHDLによるデジタル設計（第2版）. ニューヨーク州クリフトンパーク; [カナダ]: Thomson/Delmar Learning. pp. 467– 469. ISBN 1401840302。
- ^ Wirth, N. 「プログラマブルロジックデバイスispGAL22V10」。スイス連邦工科大学チューリッヒ校コンピュータシステム研究所。2016年3月4日時点のオリジナルよりアーカイブ。 2014年1月12日閲覧。
{{cite web}}: CS1 maint: bot: 元のURLステータス不明（リンク） - ^ 「GAL22V10 データシート」（PDF）マサチューセッツ工科大学。2024年1月21日時点のオリジナルよりアーカイブ。2015年12月6日閲覧。
{{cite web}}: CS1 maint: bot: 元のURLステータス不明（リンク） - ^ "PCN09I-10". ラティスセミコンダクター. 2013年12月13日閲覧。
さらに読む
- 歴史書
- プログラマブルロジック設計者ガイド、ロジャー・アルフォード、サムズパブリッシング、1989年、ISBN 0-672-22575-1。（アーカイブ）
- PALプログラマブルロジックハンドブック; 第4版;モノリシックメモリ; 407ページ; 1985年. (アーカイブ)
- PEELソフトウェアおよびアプリケーションハンドブック; International CMOS Technology (ICT); 138ページ; 1989年. (アーカイブ)
- （以下のデータブックの設計ガイドセクションも参照してください）
- 歴史的なラティス文書
- GAL デバイス アーキテクチャの概要、15 ページ、1998 年。
- Lattice GAL22V10 データシート、29 ページ、1998 年。
- Lattice GAL16V8 データシート; 22 ページ; 2001 年。
- AMDの歴史的文書
- AMD PALCE16V8H データシートおよび設計ガイド、61 ページ、1989 年。
- AMD PAL データブックおよび設計ガイド、764 ページ、1993 年。
- 歴史的な国家文書
- National Programmable Logic Devices データブックおよび設計ガイド、502 ページ、1990 年。
- Microchip/Atmel のドキュメント (現在も製造されている最新の低消費電力部品)
- Microchip ATF22V10B、ATF22V10C、ATF22V10CQ、ATF22V10CQZ のデータシート。
- Microchip ATF16V8B、ATF16V8BQL、ATF16V8C、ATF16V8CZ のデータシート。
外部リンク
- GALasm - オープンソースの GAL アセンブラー。
- Galette - オープンソースの GAL アセンブラー。
- Afterburner - オープンソースの GAL ハードウェア プログラマー。
