ゲイリー・パットン
アメリカの技術者および経営者
ゲイリー・L・パットン
ゲイリー・L・パットン博士

ゲイリー・パットン博士は、アメリカの技術者であり、ビジネスエグゼクティブです。現在、インテルの技術開発グループにおけるデザイン・テクノロジー・プラットフォーム部門のコーポレートバイスプレジデント兼ゼネラルマネージャーを務めています。彼はキャリアの大半をIBMで過ごし、IBMの研究部門でキャリアをスタートさせ、マイクロエレクトロニクス部門において技術開発、設計支援、製造、事業ライン管理などの分野で管理職および幹部職を歴任しました。

幼少期と教育

パットン博士はカリフォルニア州グレンデールで生まれ育ちました。カリフォルニア大学ロサンゼルス校（UCLA）で電気工学の学士号を取得し、首席（summa cum laude）およびファイ・ベータ・カッパ（Phi Beta Kappa）の資格を得ました。その後、スタンフォード大学で電気工学の修士号と博士号を取得しました。博士号の研究テーマは、バイポーラトランジスタ用多結晶シリコンエミッターの物理学でした。 [1] [2] パットン博士は一族で初めて大学に通った人物でした。

キャリア

1986–2015: IBM

パットン博士は、 1986年にIBMのTJワトソン研究所に入社して以来、約30年間IBMに勤務しました。IBMの研究部門、マイクロエレクトロニクス部門、ストレージ技術部門において、研究、技術・製品開発、製造、事業部門管理など、管理職および幹部職を歴任しました。彼はIBMコーポレートの成長・変革チーム（G&TT）のメンバーに選出されました。このチームは、IBMのトップ幹部約300名で構成され、全社的な成長と変革の取り組みを推進する役割を担っています。

IBM でのキャリアの最後の 8 年間、パットン博士は IBM の半導体研究開発センター (SRDC) の副社長を務め、IBM の半導体研究開発ロードマップ、運用、実行、技術開発アライアンスを担当しました。[3] [4] IBM の SRDC の責任者として、複数世代の最先端プロセス技術 (45 nm から 7 nm の技術) の開発を担当するチームを率いました。[5] [6] [7] [8 ] これらの技術は、次世代の IBM サーバーや幅広い消費者向け製品に採用され、Silicon-On-Insulator、高度な歪みエンジニアリング、組み込み DRAMメモリソリューション、high-k/メタル ゲート[9] 、 FinFET技術などの主要な技術革新が組み込まれました。パットン博士は、45 nm の IBM マイクロプロセッサへの高性能組み込み DRAM メモリの導入を推進しました。[10] [11] 彼はまた、IBMアライアンスの32/28nm高誘電率金属ゲート技術の開発を主導し、現在では幅広い民生用および産業用アプリケーションで使用されています。[6] [8] [12] この技術革新により、トランジスタの電力要件が削減され、同時に回路速度が向上しました。

この間、パットン博士はニューヨーク州立大学（SUNY）工科大学においてIBMの先端技術研究開発を主導し、IBMの研究パートナーと共同で多くの革新を先導しました。これらの革新には、後に商品化された14nm FinFET技術の開発や、半導体業界初の7nmテストチップによる実動作トランジスタの開発などが含まれます。[13] 7nmで開拓された革新的なプロセスと技術の中には、業界初の革新が数多く含まれており、中でもシリコンゲルマニウム（SiGe）チャネルFinFETトランジスタと極端紫外線（EUV）リソグラフィー の活用が特に顕著です。

パットン博士は、1990年代初頭のIBMの技術開発提携当初から関わっていました。1992年にはIBM、シーメンス、東芝の64Mb DRAM技術開発チームを率いて、この技術を製造に導入しました。IBMの技術開発提携作業が行われる施設であるIBMの先進半導体技術センターで、製造エンジニアリングと生産業務の上級管理職に就きました。その後、IBMの技術グループの上級副社長のエグゼクティブアシスタントを務めました。これがきっかけで、パットン博士は1999年にIBMマイクロエレクトロニクスのワイヤレス事業部のディレクターに任命されました。2002年にはIBMのストレージ技術部門に異動し、IBMのハードディスクドライブ製品の磁気ヘッドとメディアの研究開発担当副社長を務めました。IBMは2003年にこの事業を日立に売却し、日立のハードディスクドライブ事業と合併して日立グローバルストレージテクノロジー（HGST）となりました。彼はHGSTのヘッド＆メディア事業部門のバイスプレジデント兼ゼネラルマネージャー、およびカリフォルニア州サンノゼ拠点のゼネラルマネージャーを務めました。2005年にIBMマイクロエレクトロニクス部門のSRDC（技術開発担当バイスプレジデント）としてIBMに復帰しました。2007年にはSRDCの責任者に任命され、GlobalFoundriesによるIBMマイクロエレクトロニクス部門の買収まで8年間この職を務めました。

IBM 在職中、パットンは SiGeヘテロ接合バイポーラトランジスタ(HBT) に関する先駆的な研究で、今日の SiGe HBT BiCMOS 技術の基礎を築きました。この技術は、携帯電話、PDA、無線 LAN、GPS 機器など、幅広い無線通信機器に使用されています。1980 年代後半、彼と IBM の TJ ワトソン研究所の小規模な研究者チームは、初めて動作する SiGe ヘテロ接合トランジスタを実証し、シリコントランジスタの性能でそれまでの記録の 3 倍となる世界記録を樹立しました。[14] [15] [16] [17] 彼らはまた、大量生産可能な SiGe BiCMOS 技術の製造手法も初めて開発しました。その後、当時は事実上新興企業であった IBM マイクロエレクトロニクスのワイヤレス事業部門の責任者として、パットンは IBM の SiGe BiCMOS 技術やその他の無線周波数 (RF)、アナログ、ミックスドシグナル技術の産業界への導入を推進しました。今日では、ほとんどのモバイル機器に、これらの技術を使用して製造された複数のチップが搭載されています。

2015–2019: グローバルファウンドリーズ

2017年のGlobalFoundriesテクノロジーカンファレンスで講演するゲイリー・パットン博士

パットン氏は、グローバルファウンドリーズの最高技術責任者（CTO）兼ワールドワイドR&D・設計支援担当上級副社長を務め、同社の半導体技術研究開発ロードマップ、運用、実行を担当した。[18] [19] [20] パットン氏は、2015年7月にグローバルファウンドリーズによるIBMのマイクロエレクトロニクス部門の買収に伴い同社に入社した。2019年12月にグローバルファウンドリーズからの退職が発表された[21]。

2019年以降: インテル

2019年12月12日、パットン博士がインテルの技術開発グループにコーポレートバイスプレジデント兼デザインイネーブルメント担当ゼネラルマネージャーとして加わったことが発表されました。彼の職務には、製品がテクノロジーを最大限に活用できるようにする、費用対効果の高いテクノロジーと設計プラットフォームの開発が含まれます。これには、プロセスデザインキット（PDK）、テストチップ、設計テクノロジー協調最適化（DTCO）、および基盤IPと組み込みメモリソリューションの提供が含まれます。2022年2月から2023年2月に基盤IP開発の責任を引き継ぐまで、パットン博士はデザインイネーブルメント担当ゼネラルマネージャーとしての職務に加えて、コンポーネントリサーチ担当ゼネラルマネージャーを務めました。この役割において、彼はまた、新しい材料、プロセス、デバイス、およびパッケージングにおける画期的なイノベーションを達成することにより、ムーアの法則のスケーリングが継続されるようにインテルの研究を担当しました。 2024 年 12 月、パットン博士の役割は拡大され、新しいデザイン テクノロジー プラットフォーム組織のコーポレート バイスプレジデント兼ゼネラル マネージャーとして、Intel Foundry のすべてのデザイン イネーブルメント エンジニアリング リソースを担当することになりました。その責任には、Intel の Foundry 顧客が必要とする完全なデザイン プラットフォーム ソリューションの提供も含まれます。

追加情報：

パットン博士は、70本を超える技術論文の共著者であり、主要な業界フォーラム（IEEE Transactions on Electron Devices and Electron Device Letters、International Electron Device Meetings (IEDM)、Symposium on VLSI Technology、SEMI ISS and SMC Conferences、Design Automation Conference (DAC)、Confab、Common Platform Technology Forum、GlobalFoundries' Technology Conferenceなど）で数多くの基調講演やパネル講演を行っています。博士は、IEEE Nishizawa Medal Committee、IEEE Grove Field Award Committee、Semiconductor Research Corporation (SRC) Board、Confab Advisory Board、SEMI Semiconductor Components, Instruments, and Subsystems (SCIS) initiative の Executive Advisory Committee、[22]および Sandia National Laboratories の外部諮問委員会で活躍しました。また、Bipolar Circuits and Technology Conference (BCTM) の Technical Program Chair も務めました。

賞と栄誉

ゲイリー・パットン・フレデリック・フィリップス賞
ゲイリー・パットン博士が、2017 IEEE 会長カレン・バートルソンから 2017 年度フレデリック・フィリップス賞を受賞。

パットン博士は、シリコンゲルマニウムヘテロ接合バイポーラトランジスタへの貢献により、2010年に電気電子学会（IEEE）のフェローに選出されました。[23] [24]パットン博士のSiGe HBTに関する先駆的な研究は、2004年の国際電子デバイス会議50周年記念イベントで、1987年の主要なイノベーションとして認められました。彼はこの研究により、1989年にIBMから優秀技術功績賞を受賞しました。

IBM での勤務中、彼はその仕事に対して優れた技術業績賞、研究部門賞、マイクロエレクトロニクス部門賞、ゼネラルマネージャー優秀賞を受賞しました。

2016年、彼はIBMと現在のGlobalFoundriesにおける数十年にわたる技術ビジョンとリーダーシップにより、VLSIリサーチのチップ製造業界の殿堂入りを果たしました。[25]

2017年、パットン博士は電気・電子産業における効果的な革新をもたらした研究開発管理における優れた業績により、IEEEフレデリック・フィリップス賞を受賞しました。 [26] [27]

参考文献

  1. ^ GL Patton, JC Bravman, JD Plummer (1986年11月). 「VLSIバイポーラトランジスタにおけるポリシリコンエミッタコンタクトの物理、技術、およびモデリング」. IEEE Trans. Electron Devices . ED-33 (11): 1754– 1768. Bibcode :1986ITED...33.1754P. doi :10.1109/T-ED.1986.22738. S2CID  42026047.{{cite journal}}: CS1 maint: 複数の名前: 著者リスト (リンク)
  2. ^ GL Patton, JC Bravman, JD Plummer (1985年12月). 「ポリシリコンコンタクト型バイポーラトランジスタのベース電流に対するプロセスパラメータの影響」IEDM Tech. Dig . 1985 : 30–33 .{{cite journal}}: CS1 maint: 複数の名前: 著者リスト (リンク)
  3. ^ パットン、ゲイリー（2008年）「VLSI研究インタビュー：数学と科学が私にもたらしたもの」チップ歴史センター。
  4. ^ パットン、ゲイリー（2013年）「半導体技術におけるコラボレーションの前進」IESAビジョンサミット、インド・バンガロール。
  5. ^ 「AMDとIBM、45nmチップにおける液浸とUltra Low-Kプロセスの初期成果を詳細に発表」IBM 2006年12月12日。2007年6月2日時点のオリジナルよりアーカイブ。
  6. ^ ab 「IBM主導のチップ・アライアンス、革新的な「High-K/メタル・ゲート」素材の使用により半導体の性能を大幅に向上、消費電力も削減」IBM 2008年4月14日。2008年4月20日時点のオリジナルよりアーカイブ。
  7. ^ 「IBM、次世代「22nm」半導体向け計算スケーリング・ソリューションを開発」IBM 2008年9月17日。2011年7月9日時点のオリジナルよりアーカイブ。
  8. ^ ab 「BMテクノロジー・アライアンス、先進的な28ナノメートル低消費電力半導体技術の提供を発表」IBM 2009年4月16日。2009年4月19日時点のオリジナルよりアーカイブ。
  9. ^ M.Khare, GL Patton (2008年1月). 「High-k/メタルゲート技術」. IET & GSA Intl Semiconductor Forum . 2008 : 34–35 .
  10. ^ 「IBM、世界最速のオンチップ・ダイナミック・メモリ・テクノロジーを発表」IBM、2007年2月14日。2007年2月16日時点のオリジナルよりアーカイブ。
  11. ^ 「IBM、32ナノメートルのシリコン・オン・インシュレーター技術による業界最高密度・最高速のオンチップ・ダイナミック・メモリーを発表」IBM 2009年9月18日。2009年9月25日時点のオリジナルよりアーカイブ。
  12. ^ パットン、ゲイリー（2008年4月29日）。「VLSIリサーチインタビュー：IBMの32nm Hi-Kチップテクノロジー：ゲイリー・パットン氏へのインタビュー」weSRCH。
  13. ^ 「IBM Research Alliance、業界初の7nmノードテストチップを開発」IBM 2015年7月9日。2015年7月11日時点のオリジナルよりアーカイブ。
  14. ^ GL Patton, JH Comfort, BS Meyerson, EF Crabbe, GJ Scilla, E. deFresart, JMC Stork, JY-C. Sun, DL Harame, JN Burghartz (1990年6月). 「63-75 GHz fT-SiGeベースヘテロ接合バイポーラ技術」. 1989 Symp. On VLSI Technol. Dig . 1990 : 49– 50.{{cite journal}}: CS1 maint: 複数の名前: 著者リスト (リンク)
  15. ^ SS Iyer, GL Patton, SL Delage, S. Tiwari, JMC Stork (1987年12月). 「分子線エピタキシー法によるシリコン-ゲルマニウムベースヘテロ接合バイポーラトランジスタ」IEDM Tech. Dig : 874– 876.{{cite journal}}: CS1 maint: 複数の名前: 著者リスト (リンク)
  16. ^ GL Patton, JH Comfort, BS Meyerson, EF Crabbe, GJ Scilla, E. deFresart, JMC Stork, JY-C. Sun, DL Harame, JN Burghartz (1990年4月). 「75GHz SiGeベースヘテロ接合バイポーラトランジスタ」. IEEE Electron Device Letters . 11 : 171. Bibcode :1990IEDL...11..171P. doi :10.1109/55.61782. S2CID  37477460.{{cite journal}}: CS1 maint: 複数の名前: 著者リスト (リンク)
  17. ^ SS アイヤー、GL パットン、SL ドラージュ、S. ティワリ、JMC ストーク (1987 年 10 月)。 「MBE製シリコンゲルマニウムベースヘテロ接合バイポーラトランジスタ」。手順第 2 国際サンプ。 Si MBE について。{{cite journal}}: CS1 maint: 複数の名前: 著者リスト (リンク)
  18. ^ Patton, Gary (2015年10月15日). 「VLSI Researchインタビュー：7nmへの移行におけるFinFETとFDSOI」. weSRCH .
  19. ^ 「GLOBALFOUNDRIES、最高性能の7nm FinFETテクノロジーの提供に向けて順調に進捗」GLOBALFOUNDRIES . 2017年6月13日。
  20. ^ 「モバイルおよび高性能コンピューティングアプリケーション向け7nm CMOSテクノロジープラットフォーム」IEEE国際電子デバイス会議. 2017年12月13日.
  21. ^ 「Intel、GlobalFoundriesのCTO、ゲイリー・パットン氏をデザイン・イネーブルメント担当として採用」2019年12月12日。
  22. ^ 「SEMI SCIS特別利益団体」。
  23. ^ 「IEEEフェロー2010年クラス」(PDF)。
  24. ^ 「IEEEフェローディレクトリ」。米国電気電子学会（IEEE）
  25. ^ 「チップ製造業界の殿堂」。チップ歴史センター - 半導体バーチャル博物館。2016年。
  26. ^ “IEEE Frederik Philips Award 受賞者”. Institute of Electrical and Electronics Engineers (IEEE) . 2014年8月26日時点のオリジナルよりアーカイブ。
  27. ^ 「IEEE R1ハイライト」。
「https://en.wikipedia.org/w/index.php?title=Gary_Patton&oldid=1318485908」より取得