電子設計自動化

電子設計自動化（EDA ）は、電子コンピュータ支援設計（ECAD）とも呼ばれ、 [ 1 ]集積回路やプリント基板などの電子システムを設計するためのソフトウェアツールの一種です。これらのツールは、チップ設計者が半導体チップ全体の設計と解析に用いる設計フローの中で連携して動作します。現代の半導体チップは数十億個の部品で構成されることがあり、その設計にはEDAツールが不可欠です。EDAツールには包括的な技術が統合されており、ソフトウェア、ハードウェア、設計方法論（設計サービスなどを通じて）にまで拡張されています。この記事では、特に集積回路（IC）に焦点を当ててEDAについて説明します。

歴史

初期の頃

最も初期の電子設計自動化は、1950年代のIBMの700シリーズコンピュータのドキュメントに記載されています。 [ 2 ]

IBMは、Automated Logic Diagram（ALD）として知られる、最も初期のコンピュータ支援設計（CAD）システムの一つを開発しました。これは当初、IBM 704および705メインフレームコンピュータ上で実行されていました。設計プロセスは、エンジニアが手作業で論理回路図を作成することから始まり、後に標準化されたテンプレートに転記され、デジタル処理のためにパンチカードに変換されました。[ 2 ] [ 3 ]

ゼネラルモーターズがIBMと共同で開発したDAC-1は、機械形状に重点を置いていましたが、最も初期のインタラクティブなグラフィックス駆動型CADシステムの一つであり、複雑なエンジニアリングデータを画面ベースで編集できるという実用性を証明しました。このアイデアはICレイアウトツールにも採用されました。[ 4 ]

EDAが開発される以前は、集積回路は手作業で設計され、手作業でレイアウトされていました。[ 5 ]先進的な工場の中には、モノクロ露光画像を生成するガーバーフォトプロッタ用のテープを作成するために幾何学ソフトウェアを使用していたところもありましたが、それらでさえ機械で描かれた部品のデジタル記録をコピーしたものでした。このプロセスは基本的にグラフィックであり、電子回路からグラフィックへの変換は手作業で行われていました。この時代で最もよく知られた企業はCalmaで、同社のGDSIIフォーマットは現在でも使用されています。[ 6 ]

1970年代初頭、開発者たちは製図に加えて回路設計の自動化にも着手し、最初の配置配線ツールが開発されました。冷戦の影響で、開発はほぼ並行して進められることが多かったのです。西側諸国では、IEEEと設計自動化会議の議事録に当時の開発の大部分が収録されており[ 5 ]、1973年までにこの分野の開発を追跡するために大規模な参考文献が必要になりました[ 7 ] 。ソビエト連邦 では、1975年から一連の書籍で開発の進捗状況が概ね記述されました[ 8 ]。

Calmaのグラフィックデザインシステム（GDS、1971年）とその32ビット後継システムGDSII（1978年）により、エンジニアはミニコンピュータ上でフルチップレイアウトをデジタル化して編集できるようになりました。付属のGDSIIストリームファイルは事実上のマスク交換標準となり、現代の設計フローでも認識されています。[ 9 ]

次の時代は、1980年にカーバー・ミードとリン・コンウェイが『 VLSIシステム入門』 [ 10 ]を出版したことで幕を開けました。この本はチップ設計の標準的な教科書とされています。[ 11 ]その結果、設計可能なチップの複雑さが増し、論理シミュレーションを用いた設計検証ツールへのアクセスが向上しました。チップの設計は、製造前に徹底的にシミュレーションできるようになったため、レイアウトが容易になり、正しく動作する可能性が高まりました。言語とツールは進化しましたが、テキスト形式のプログラミング言語で望ましい動作を指定し、ツールに詳細な物理設計を導出させるというこの一般的なアプローチは、今日のデジタルIC設計の基礎となっています。

初期のEDAツールは学術的に開発されました。最も有名なものの一つは、初期のVLSIシステム設計に使用されたUNIXユーティリティ群「Berkeley VLSI Tools Tarball」です。広く使用されたのは、回路の複雑さを削減するEspressoヒューリスティックロジックミニマイザ[ 12 ]と、コンピュータ支援設計プラットフォームであるMagic [ 13 ]でした。もう一つの重要な開発は、 MOSIS [ 14 ]の設立です。MOSISは、大学と製造業者のコンソーシアムで、実際の集積回路を製造することで学生のチップ設計者を低コストで訓練する方法を開発しました。基本的なコンセプトは、信頼性が高く、低コストで、比較的ローテクノロジーなICプロセスを使用し、1枚のウェーハに多数のプロジェクトを詰め込み、各プロジェクトのチップを複数コピーして保存するというものでした。協力的な製造業者は、このプログラムが自社の長期的な成長に役立つと考え、処理済みのウェーハを寄付するか、原価で販売しました。

商業的な誕生

1981年はEDAが産業として誕生した年でした。長年にわたり、ヒューレット・パッカード、テクトロニクス、インテルといった大手電子機器企業は社内でEDAを推進し、経営陣や開発者がこれらの企業から独立してEDA事業に専念し始めました。デイジー・システムズ、メンター・グラフィックス、バリッド・ロジック・システムズなどはいずれもこの頃に設立され、総称してDMVと呼ばれていました。1981年には、米国国防総省がハードウェア記述言語としてVHDLへの資金提供を開始しました。数年のうちに、EDAを専門とする多くの企業が、それぞれ少しずつ異なる重点分野に注力するようになりました。

EDAの最初の見本市は1984年のデザイン・オートメーション・カンファレンスで開催され、1986年には、もう一つの人気の高水準設計言語であるVerilogが、 Gateway Design Automationによってハードウェア記述言語として初めて導入されました。シミュレータはこれらの導入にすぐに追随し、チップ設計と実行可能仕様の直接シミュレーションを可能にしました。数年後には、論理合成を実行するためのバックエンドが開発されました。

現代

現在のデジタルフローは極めてモジュール化されており、フロントエンドは標準化された設計記述を生成し、個々の技術に関係なく、セルに類似したユニットの呼び出しにコンパイルされます。セルは、特定の集積回路技術を利用してロジックやその他の電子機能を実装します。製造業者は通常、製造プロセス用のコンポーネントライブラリと、標準的なシミュレーションツールに適合するシミュレーションモデルを提供しています。

アナログ回路の多くは依然として手作業で設計されており、アナログ設計特有の専門知識（コンセプトのマッチングなど）が必要です。[ 15 ]そのため、アナログEDAツールはモジュール性が低く、より多くの機能が必要とされ、それらの相互作用が強く、コンポーネントが一般的に理想的ではありません。

半導体技術の継続的なスケーリングに伴い、電子機器向けEDAの重要性は急速に高まっています。[ 16 ]ユーザーにとしては、半導体製造施設（ファブ）を運営するファウンドリ事業者や、EDAソフトウェアを用いて受入設計の製造準備状況を評価する設計サービス企業などが挙げられます。EDAツールは、FPGA（フィールドプログラマブルゲートアレイ）やカスタマイズ可能な集積回路設計に設計機能をプログラミングするためにも使用されます。

ソフトウェアの焦点

デザイン

回路図キャプチャプログラム

設計フローは主に、いくつかの主要なコンポーネントによって特徴付けられます。これには次のものが含まれます。

  • 高位合成（動作合成またはアルゴリズム合成とも呼ばれる） - 高位設計記述（C/C++ など）がRTLまたはレジスタ転送レベルに変換され、レジスタ間の相互作用を利用して回路を表現する役割を担います。
  • 論理合成– RTL設計記述 (Verilog または VHDL で記述されたものなど) を個別のネットリストまたは論理ゲートの表現に変換します。
  • 回路図キャプチャ– 標準セルのデジタル、アナログ、RF のようなキャプチャでは、Cadence の Orcad で CIS、Proteus で ISIS をキャプチャします。
  • レイアウト– 通常は回路図主導のレイアウト（CadenceのOrcadのレイアウト、ProteusのARESなど）

シミュレーション

小型標準セルの金属配線で見えるリソグラフィおよびその他の製造欠陥のシミュレーション
  • トランジスタ シミュレーション– デバイス レベルで正確な、回路図/レイアウトの動作の低レベルのトランジスタ シミュレーション。
  • ロジック シミュレーション–ブール レベルで正確な、RTLまたはゲート ネットリストのデジタル (ブール値0/1) 動作のデジタル シミュレーション。
  • 動作シミュレーション – サイクルレベルまたはインターフェースレベルで正確な、設計のアーキテクチャ操作の高レベルシミュレーション。
  • ハードウェアエミュレーション– 提案された設計のロジックをエミュレートするために、専用のハードウェアを使用します。場合によっては、未完成のチップの代わりにシステムに接続することもできます。これはインサーキットエミュレーションと呼ばれます。
  • テクノロジーCADは、基礎となるプロセス技術をシミュレーションおよび解析します。デバイスの電気特性は、デバイスの物理特性から直接導出されます。

分析と検証

製造準備

  • マスク データ準備(MDP) -チップを物理的に製造するために使用される 実際のリソグラフィフォトマスクの生成。
    • チップ仕上げには、レイアウトの製造性を向上させるためのカスタム仕様や構造が含まれます。後者の例としては、シールリングやフィラー構造などがあります。[ 19 ]
    • テスト パターンと位置合わせマークを使用してレチクル レイアウトを作成します。
    • レイアウトからマスクへの準備。レイアウトデータをグラフィックス操作で強化します。例えば、解像度向上技術（RET）など、最終的なフォトマスクの品質を向上させる手法があります。これには、光近接効果補正 （OPC）や逆リソグラフィ技術（ILT）も含まれます。これらは、このマスクを使用してチップを製造する際に発生する回折や干渉の影響を事前に補正する技術です。
    • マスク生成– 階層設計からフラットマスクイメージを生成します。
    • 自動テスト パターン生成(ATPG) – 可能な限り多くのロジック ゲートやその他のコンポーネントを実行するために、パターン データを体系的に生成します。
    • 組み込み自己テストまたはBIST – 設計内のロジックまたはメモリ構造を自動的にテストするための自己完結型テストコントローラのインストール

機能安全

  • 機能安全分析、時間内故障率 (FIT) の体系的な計算、および設計の診断カバレッジ メトリックにより、必要な安全完全性レベルのコンプライアンス要件を満たします。
  • 機能安全合成では、構造化要素（モジュール、RAM、ROM、レジスタファイル、FIFO）に信頼性強化機能を追加し、故障検出／フォールトトレランスを向上させます。これには、エラー検出および／または訂正コード（ハミング）、故障検出およびフォールトトレランスのための冗長ロジック（二重化／三重化）、プロトコルチェック（インターフェースパリティ、アドレスアライメント、ビートカウント）の追加などが含まれます（これらに限定されません）。
  • 機能安全検証、障害キャンペーンの実行（設計への障害の挿入、および安全機構がカバーされているとみなされる障害に対して適切な方法で反応するかどうかの検証を含む）。
コネクタ設計のための PCB レイアウトと回路図

企業

現在

2025年6月時点の時価総額と社名：

シノプシスは2024年にアンシスを買収する計画を発表しましたが、アンシスは買収が完了するまで（2025年上半期予定）独立した上場企業のままです。[ 26 ]

廃止

2011年12月時点の時価総額と社名: [ 27 ]

買収

多くのEDA企業は、自社のコアビジネスに適応できるソフトウェアやその他の技術を持つ中小企業を買収している。[ 32 ]市場リーダーのほとんどは多くの中小企業の合併によって成り立っており、この傾向はソフトウェア企業がツールを、大手ベンダーのデジタル回路プログラムスイートに自然にフィットするアクセサリとして設計する傾向に後押しされている。多くの新しいツールはアナログ設計と混合システムを組み込んでいる。[ 33 ]これは、電子システム全体を1つのチップ上に配置しようとする傾向によるものである。

機械学習と人工知能技術

機械学習手法は、高位合成からサインオフに至るまで、集積回路設計フローのあらゆる主要段階に適用されています。機械学習はターンアラウンドタイムを短縮し、消費電力、性能、面積（PPA）を向上させます。[ 34 ] EDAベンダーはその後、同様の最適化エンジンを量産ツールチェーンに統合してきました。[ 35 ]

オープンソースEDAエコシステムの成長

DARPAのIDEAプログラム[ 36 ]の下で開始されたOpenROADプロジェクト（オープンでアクセシブルな設計の基礎と実現）は、人間が関与しないRTLからGDSへのフローをリリースし、設計のテープアウトに成功しました。[ 37 ] [ 38 ] ORConfなどの会議や、毎年開催されるFOSSi Foundationのロードマップセッションでは、オープンソースEDAの進歩にかなりのトラックが割かれています。[ 39 ] [ 40 ]

技術会議

参照

ウィキメディア コモンズには、電子設計自動化に関連するメディアがあります。

参考文献

  1. ^ 「EDA業界について」。Electronic Design Automation Consortium。2015年8月2日時点のオリジナルよりアーカイブ。2015年7月29日閲覧。
  2. ^ a b「1966年：IC向けコンピュータ支援設計ツールの開発」コンピュータ歴史博物館. 2023年1月1日閲覧。
  3. ^エマーソン、ロジャー (2015). 「伝説のIBM 1401データ処理システム」. Proceedings of the IEEE . 103 (12): 2250– 2254. doi : 10.1109/JPROC.2015.2480703 (2025年9月24日現在非アクティブ).{{cite journal}}: CS1 maint: DOIは2025年9月時点で非アクティブです（リンク）
  4. ^ Krull, FN (1994). 「ゼネラルモーターズにおけるコンピュータグラフィックスの起源」. IEEE Annals of the History of Computing . 16 (3): 40. doi : 10.1109/MAHC.1994.298419 . S2CID 17776315 . 
  5. ^ a b「EDA（電子設計自動化） - エレクトロニクスの始まり」 Embed Journal、2013年5月25日。 2023年1月1日閲覧。
  6. ^ 「TSMC、業界初の統合型システム・オン・ウェーハ（TSMC-SoW™）を発表」 TSMCニュースルーム2023年4月26日。 2025年6月21日閲覧。
  7. ^ Vancleemput, WM (1973).デジタルシステムの自動設計、参考文献. ウォータールー大学、応用解析・コンピュータサイエンス学部.
  8. ^ハワード・ボールドウィン（2005年11月）「ウクライナより愛をこめて」エレクトロニック・ビジネス・マガジン31 （ 11）：22-23。
  9. ^ 「GDS II ユーザーズ・オペレーティング・マニュアル」（PDF） . Bitsavers . Calma Company. 1978年11月. 2025年6月21日閲覧。
  10. ^ミード、カーバー；コンウェイ、リン. VLSI設計入門. アディソン・ウェズリー.
  11. ^ 「カーヴァー・ミード氏、稲盛財団より京都賞を受賞」カリフォルニア工科大学2022年6月17日. 2023年1月1日閲覧。
  12. ^ブレイトン、ロバート・K、ゲイリー・D・ハクテル、カート・マクマレン、アルベルト・サンジョヴァンニ＝ヴィンセンテッリ (1984). VLSI合成のための論理最小化アルゴリズム. 第2巻. シュプリンガー・サイエンス＆ビジネス・メディア.{{cite book}}: CS1 maint: 複数の名前: 著者リスト (リンク)
  13. ^ Ousterhout, John K., Gordon T. Hamachi, Robert N. Mayo, Walter S. Scott, and George S. Taylor (1985). 「魔法のVLSIレイアウトシステム」. IEEE Design & Test of Computers . 2 (1): 19– 30. Bibcode : 1985IDTC....2...19O . doi : 10.1109/MDT.1985.294681 .{{cite journal}}: CS1 maint: 複数の名前: 著者リスト (リンク)
  14. ^ Tomovich, Christine (1988). 「MOSIS-シリコンへのゲートウェイ」. IEEE Circuits and Devices Magazine . 4 (2): 22– 23. Bibcode : 1988ICD.....4b..22T . doi : 10.1109/101.936 .
  15. ^ J. Lienig, J. Scheible (2020). 「第6章 アナログIC設計のための特殊レイアウト手法」. 『電子回路レイアウト設計の基礎』 . Springer. pp.  213– 256. doi : 10.1007/978-3-030-39284-0 . ISBN 978-3-030-39284-0. S2CID  215840278 .
  16. ^ Lavagno, Martin, Scheffer (2006).集積回路のための電子設計自動化ハンドブック. Taylor and Francis. ISBN 0849330963。{{cite book}}: CS1 maint: 複数の名前: 著者リスト (リンク)
  17. ^ 「機能検証」 . Semiconductor Engineering . 2017年3月17日. 2023年4月10日閲覧。
  18. ^ BTV RTL Linting. 2023年1月2日閲覧
  19. ^ J. Lienig, J. Scheible (2020). 「第3.3章 マスクデータ：レイアウト後処理」.電子回路レイアウト設計の基礎. Springer. pp.  102– 110. doi : 10.1007/978-3-030-39284-0 . ISBN 978-3-030-39284-0. S2CID  215840278 .
  20. ^ 「Synopsys（SNPS）の時価総額」 . CompaniesMarketCap.com . 2025年6月21日閲覧。
  21. ^ 「Cadence Design Systems (CDNS) の時価総額」 . CompaniesMarketCap.com . 2025年6月21日閲覧。
  22. ^ 「ANSS株価と時価総額」 Yahoo Finance 2025年6月21日閲覧。
  23. ^ 「Altium (ALU) 概要」 . Market Index Australia . 2025年6月21日閲覧。
  24. ^ 「シーメンスAGの時価総額」 StockAnalysis.com 。2025年6月21日閲覧。
  25. ^ 「図研株式会社（6947.T）株価と時価総額」Yahoo!ファイナンス。2025年6月21日閲覧。
  26. ^ 「SynopsysがAnsysを買収、シリコンからシステム設計ソリューションのリーダーを創出」 Synopsysニュースルーム、2024年1月16日。 2025年6月21日閲覧。
  27. ^企業比較 - Google Finance . Google.com. 2013年8月10日閲覧。
  28. ^ 「シーメンスがメンター・グラフィックス社を45億ドルで買収、コネクテッドデバイスとビルの拡張に注力」 ZDNET 2023年3月23日閲覧。
  29. ^ダハド、ニティン (2020 年 12 月 15 日)。「Mentor はついに 2021 年 1 月から Siemens EDA になります」 . EEタイムズ。2023 年3 月 23 日に取得。
  30. ^ Dylan McGrath (2011年11月30日). 「Synopsys、Magmaを5億700万ドルで買収へ」 . EETimes. 2012年10月25日時点のオリジナルよりアーカイブ。2012年7月17日閲覧。
  31. ^ 「Synopsys、Magma Design Automation を買収へ」。
  32. ^ Kirti Sikri Desai (2006). 「合併・買収によるEDAイノベーション」 EDA Cafe . 2010年3月23日閲覧。
  33. ^ “Semi Wiki:EDA Mergers and Acquisitions Wiki” . SemiWiki.com . 2011年1月16日. 2019年4月3日時点のオリジナルよりアーカイブ。 2019年4月3日閲覧。
  34. ^ファン、グユエ;胡、京博。彼、イーファン。劉嘉龍。マー・ミンユアン。沈、趙陽。ウー、ジェジャン。徐源帆。張恒瑞。チョン、カイ。ニン、シュエフェイ。マ、ユジェ。ヤン・ハオユー。ユウ、ベイ。楊華中。王、宇（2021年6月5日）。 「電子設計自動化のための機械学習: 調査」。電子システムの設計自動化に関する ACM トランザクション。26 (5): 1–46 .土井: 10.1145/3451179。
  35. ^ 「Synopsys、Cadence、Google、NVIDIAが一致：チップの設計にAIを活用する」Forbes。
  36. ^ 「IDEA: 電子資産のインテリジェントな設計」。
  37. ^ 「オープンソースの半導体チップ設計ツールが成功を祝う」 UCサンディエゴニュースセンター. 2022年2月24日. 2025年6月21日閲覧。
  38. ^ 「OpenROADプロジェクト」。OpenROADプロジェクト。 2025年6月21日閲覧。
  39. ^ "ORConf 2024" . FOSSi Foundation . 2025年6月21日閲覧。
  40. ^ 「2024年のロードマップ：オープンソースシリコン」 FOSSi Foundationブログ。2024年8月16日。 2025年6月21日閲覧。
注記
「 https://en.wikipedia.org/w/index.php?title=Electronic_design_automation&oldid=1334098585#Analysis_and_verification」より取得