高κ誘電体

半導体業界では、高κ誘電体という用語は、二酸化ケイ素と比較して高い誘電率（κ、カッパ）を持つ材料を指します。高κ誘電体は半導体製造プロセスで使用され、通常、二酸化ケイ素ゲート誘電体またはデバイスの他の誘電体層を置き換えるために使用されます。高κゲート誘電体の導入は、マイクロエレクトロニクス部品のさらなる小型化を可能にするために開発されたいくつかの戦略の1つであり、口語的にはムーアの法則の拡張と呼ばれています

これらの材料は、「high-κ」（ハイカッパ）ではなく、「high-k」（ハイケイと発音）と呼ばれることもあります。

高κ材料の必要性

二酸化シリコン（SiO ₂ ）は、数十年にわたってゲート酸化物材料として使用されてきました。金属酸化物半導体電界効果トランジスタ（MOSFET）のサイズが縮小するにつれて、二酸化シリコンゲート誘電体の厚さは着実に減少し、ゲート容量（単位面積あたり）と駆動電流（デバイス幅あたり）が増加して、デバイス性能が向上しました。厚さが 2 nmを下回ると、トンネリングによるリーク電流が大幅に増加し、消費電力の増加とデバイスの信頼性の低下につながります。二酸化シリコンを高誘電率材料に置き換えると、ゲートの物理的な厚さをさらに減らすことなくゲート容量を高めることができるため、トンネリングリークを抑制しながらスケーリングを継続できます。

第一原理

従来の二酸化シリコンゲート誘電体構造と、κ = 16の潜在的な高κ誘電体構造との比較

MOSFETのゲート酸化膜は平行板コンデンサとしてモデル化できます。Si基板とゲートからの量子力学的効果と空乏効果を無視すると、この平行板コンデンサの容量 $C$ は次のように表されます。

C={\frac {\kappa \varepsilon _{0}A}{t}}

ここで

$A$ はコンデンサ面積
$κ$ は材料の比誘電率（二酸化ケイ素の場合3.9 ）
$ε 0$ は自由空間の誘電率である
$t$ はコンデンサの酸化物絶縁体の厚さである。

$リーク電流の制限によりt$ のさらなる低減が制限されるため、ゲート容量を増加させる代替手段として、二酸化シリコンを高誘電率材料に置き換えて誘電率を変化させることが挙げられます。このようなシナリオでは、より厚いゲート酸化膜を使用することで、構造を流れるリーク電流を低減し、ゲート絶縁膜の信頼性を向上させることができます。

ゲート容量が駆動電流に与える影響

MOSFETのドレイン電流 $I D は$ （漸進的チャネル近似を使用して）次のように表される。

I_{D,{\text{Sat}}}={\frac {W}{L}}\mu \,C_{\text{inv}}{\frac {(V_{G}-V_{\text{th}})^{2}}{2}}

ここで

$W$ はトランジスタのチャネル幅
$L$ はチャネル長
$μ$ はチャネルキャリア移動度（ここでは定数と仮定）
$C invは$ 、下層のチャネルが反転状態にあるときのゲート誘電体に関連する容量密度である。
$V G$ はトランジスタゲートに印加される電圧である
$V th$ は閾値電圧である

$V G - V th$ の項は、信頼性と室温での動作制約により範囲が制限されています。これは、 $V G が$ 大きすぎると、酸化物全体に望ましくない高電界が発生するためです。さらに、 $V th を$ 約200 mV以下に下げることは容易ではありません。これは、酸化物リークの増加（つまり、高誘電率誘電体が利用できないと仮定した場合）とサブスレッショルド伝導によるリーク電流が、スタンバイ時の消費電力を許容できないレベルまで上昇させるためです。（閾値を200 mVに制限する業界ロードマップ^{[ 1 ]}およびRoyら^{[ 2 ]}を参照）。したがって、この簡略化された要因リストによれば、 $I D,sat$ の増加には、チャネル長を短縮するか、ゲート誘電体容量を増加させる必要があります。

材料と考慮事項

二酸化シリコンゲート誘電体を他の材料に置き換えると、製造プロセスが複雑になります。二酸化シリコンは、下地のシリコンを酸化することで形成でき、均一でコンフォーマルな酸化物と高いインターフェース品質を保証します。結果として、開発努力は、製造プロセスに簡単に統合できる、必要なだけ高い誘電率を持つ材料を見つけることに集中してきました。その他の重要な考慮事項には、シリコンに対するバンドアライメント（リーク電流を変える可能性があります）、膜の形態、熱安定性、チャネル内の電荷キャリアの高い移動度の維持、膜/インターフェースの電気的欠陥の最小化などがあります。かなりの注目を集めている材料は、ハフニウムシリケート、ジルコニウムシリケート、二酸化ハフニウム、二酸化ジルコニウムで、通常は原子層堆積法を使用して堆積されます。

高誘電率誘電体中の欠陥状態は、その電気的特性に影響を与えることが予想されます。欠陥状態は、例えば、ゼロバイアス熱刺激電流分光法、ゼロ温度勾配ゼロバイアス熱刺激電流分光法、^{[ 3 ]}^{[ 4 ]}、または非弾性電子トンネル分光法（IETS）を用いて測定できます。

産業界での利用

産業界では1990年代から酸窒化物ゲート絶縁膜が採用されています。これは、従来の方法で形成されたシリコン酸化物絶縁膜に少量の窒素を注入したものです。窒化物の含有量により誘電率がわずかに上昇し、ゲート絶縁膜を介したドーパントの拡散に対する耐性など、他の利点も得られると考えられています

2000年、マイクロンテクノロジー社のグルテジ・シン・サンドゥ氏とチュン・T・ドアン氏は、DRAMメモリデバイス向けの原子層堆積法による高誘電率膜の開発に着手しました。これは、90nm ノードのDRAMを皮切りに、半導体メモリのコスト効率の高い実装を推進する上で大きな役割を果たしました。^[⁵^]^[⁶^]

2007 年初頭、インテルは、 45 ナノメートル技術で構築されたコンポーネント向けに金属ゲートと組み合わせてハフニウムベースの高誘電率 (high-κ) 誘電体を採用することを発表し、2007 年プロセッサシリーズ (コード名Penryn)にこれを搭載して出荷した。^[⁷^]^[⁸^] 同時に、IBM は2008 年に一部製品をハフニウムベースの高誘電率 (high-κ) 材料に移行する計画を発表した。特定はされていないが、このような用途で使用される可能性が最も高い誘電体は、窒化ハフニウムシリケート (HfSiON) の一種である。HfO 2および_HfSiOは、ドーパント活性化アニール処理中に結晶化しやすい。NECエレクトロニクスも、 55 nm UltimateLowPower技術でHfSiON誘電体を使用することを発表している。^[⁹^]ただし、HfSiONであってもトラップ関連のリーク電流の影響を受けやすく、デバイスの寿命全体にわたってストレスによって増加する傾向がある。しかし、ハフニウムが将来の高誘電率誘電体の事実上の基盤となるという保証はありません。2006年のITRSロードマップでは、2010年までに高誘電率材料が業界で一般的に使用されると予測されていました。

参考文献

^ 「プロセス統合、デバイス、および構造」（PDF）。国際半導体技術ロードマップ：2006年更新版。 2007年9月27日時点のオリジナル（PDF）からアーカイブ
^ Kaushik Roy, Kiat Seng Yeo (2004).低電圧・低消費電力VLSIサブシステム. McGraw-Hill Professional. 図2.1, p. 44. ISBN 978-0-07-143786-8。
^ Lau, WS; Zhong, L.; Lee, Allen; See, CH; Han, Taejoon; Sandler, NP; Chong, TC (1997). 「ゼロバイアス熱刺激電流分光法による五酸化タンタル（Ta[sub2]O[sub5]）極薄膜のリーク電流の原因となる欠陥状態の検出」. Applied Physics Letters . 71 (4): 500. Bibcode : 1997ApPhL..71..500L . doi : 10.1063/1.119590
^ Lau, WS; Wong, KF; Han, Taejoon; Sandler, Nathan P. (2006). 「ゼロ温度勾配ゼロバイアス熱刺激電流分光法の超薄高誘電率絶縁膜特性評価への応用」. Applied Physics Letters . 88 (17): 172906. Bibcode : 2006ApPhL..88q2906L . doi : 10.1063/1.2199590 .
^ 「IEEE Andrew S. Grove Award Recipients」 . IEEE Andrew S. Grove Award . Institute of Electrical and Electronics Engineers . 2018年9月9日時点のオリジナルよりアーカイブ。 2019年7月4日閲覧。
^ Sandhu, Gurtej; Doan, Trung T. (2001年8月22日). 「原子層ドーピング装置および方法」 . Google Patents . 2019年7月5日閲覧。
^ 「Intel 45nm High-kシリコンテクノロジーページ」 Intel.com 2011年11月8日閲覧。
^ 「IEEE Spectrum: The High-k Solution」。 2007年10月26日時点のオリジナルよりアーカイブ。2007年10月25日閲覧。
^ 「UltimateLowPower Technology|Advanced Process Technology|Technology|NEC Electronics」 . Necel.com. 2010年2月19日時点のオリジナルよりアーカイブ。2011年11月8日閲覧。

さらに詳しく

応用物理学ジャーナルに掲載されたウィルクらによるレビュー記事
Houssa, M. (編) (2003) High-k誘電体物理学研究所ISBN 0-7503-0906-7 CRCプレスオンライン
Huff, HR, Gilmer, DC (編) (2005)高誘電率材料：VLSI MOSFETアプリケーションSpringer ISBN 3-540-21081-4
デムコフ, AA, ナブロツキー, A. (編) (2005)ゲート誘電体の材料基礎シュプリンガーISBN 1-4020-3077-0
「金属酸化物Siトランジスタ用高誘電率ゲート酸化物」Robertson, J. ( Rep. Prog. Phys. 69 327-396 2006) Institute Physics Publishing doi : 10.1088/0034-4885/69/2/R02高誘電率ゲート酸化物]
2007年3月のIntel/IBM発表に関するメディア報道BBCニュース|テクノロジー|チップがナノ障壁を突破、NYタイムズ記事（2007年1月27日）
Gusev, EP (編) (2006)「高誘電率ゲート絶縁膜スタックの欠陥：ナノ電子半導体デバイス」、Springer ISBN 1-4020-4366-X

[1] 「プロセス統合、デバイス、および構造」（PDF）。国際半導体技術ロードマップ：2006年更新版。 2007年9月27日時点のオリジナル（PDF）からアーカイブ

[Roy-2] Kaushik Roy, Kiat Seng Yeo (2004).低電圧・低消費電力VLSIサブシステム. McGraw-Hill Professional. 図2.1, p. 44. ISBN 978-0-07-143786-8。

[3] Lau, WS; Zhong, L.; Lee, Allen; See, CH; Han, Taejoon; Sandler, NP; Chong, TC (1997). 「ゼロバイアス熱刺激電流分光法による五酸化タンタル（Ta[sub2]O[sub5]）極薄膜のリーク電流の原因となる欠陥状態の検出」. Applied Physics Letters . 71 (4): 500. Bibcode : 1997ApPhL..71..500L . doi : 10.1063/1.119590

[4] Lau, WS; Wong, KF; Han, Taejoon; Sandler, Nathan P. (2006). 「ゼロ温度勾配ゼロバイアス熱刺激電流分光法の超薄高誘電率絶縁膜特性評価への応用」. Applied Physics Letters . 88 (17): 172906. Bibcode : 2006ApPhL..88q2906L . doi : 10.1063/1.2199590 .

[ieee-5] 「IEEE Andrew S. Grove Award Recipients」 . IEEE Andrew S. Grove Award . Institute of Electrical and Electronics Engineers . 2018年9月9日時点のオリジナルよりアーカイブ。 2019年7月4日閲覧。

[6] Sandhu, Gurtej; Doan, Trung T. (2001年8月22日). 「原子層ドーピング装置および方法」 . Google Patents . 2019年7月5日閲覧。

[7] 「Intel 45nm High-kシリコンテクノロジーページ」 Intel.com 2011年11月8日閲覧。

[8] 「IEEE Spectrum: The High-k Solution」。 2007年10月26日時点のオリジナルよりアーカイブ。2007年10月25日閲覧。

[9] 「UltimateLowPower Technology|Advanced Process Technology|Technology|NEC Electronics」 . Necel.com. 2010年2月19日時点のオリジナルよりアーカイブ。2011年11月8日閲覧。

[ 1 ]

[ 2 ]

[ 3 ]

[ 4 ]

[

[

[

[

[