コンピューティング において、命令レジスタ（IR）または現在の命令レジスタ（CIR ）は、 CPUの制御ユニットの一部であり、現在実行またはデコードされている命令を保持します。[1]単純なプロセッサでは、実行される各命令は命令レジスタにロードされ、デコード、準備、最終的に実行されるまで命令が保持されます。これには複数のステップが必要になる場合があります。
複雑なプロセッサの中には、命令レジスタのパイプラインを採用しているものがあります。パイプラインの各ステージは、デコード、準備、または実行の一部を実行し、それを次のステージに渡して各ステップを実行します。現代のプロセッサは、複数の命令のデコードを並列に行うため、一部のステップを順序通りに実行することさえ可能です。
命令レジスタ内のオペコードのデコードには、命令の決定、そのオペランドがメモリ内のどこにあるかの決定、メモリからのオペランドの取得、コマンドを実行するためのプロセッサ リソースの割り当て (スーパー スカラープロセッサの場合) などが含まれます。
IR の出力は制御回路に提供され、制御回路は命令の実行に関係するさまざまな処理要素を制御するタイミング信号を生成します。
命令サイクルでは、プロセッサがプログラム カウンタによって指し示されるメモリ位置から命令をフェッチした後、命令レジスタに命令がロードされます。
参考文献
- ^ John L. Hennessy、David Patterson (1990). 『コンピュータアーキテクチャ：定量的アプローチ』 Palo Alto, USA: Morgan Kaufmann Publishers. ISBN 1-55860-069-8。
- M. マノ著『コンピュータシステムアーキテクチャ』（プレンティスホール、第3版、1992年）
 | このコンピュータハードウェアの記事はスタブです。記事を拡張することでWikipediaに貢献できます。 |
