ケシャブ・K・パルヒ
ケシャブ・K・パルヒ
生まれる1959 （1959年）
インド、オリッサ州バドラク地区
市民権アメリカ合衆国
受賞歴
学歴
母校
論文高速信号処理のためのアルゴリズムとアーキテクチャ設計 （1988）
博士課程の指導教員デビッド・G・メッサーシュミット
学術研究
機関ミネソタ大学ツインシティ校（UMN）
主な興味VLSI、信号処理、人工知能、神経工学、DNAコンピューティング
Webサイトhttps://www.ece.umn.edu/users/parhi/

ケシャブ・K・パルヒ（1959年、インド・オリッサ州バドラク県生まれ）は、電気技術者であり、コンピュータ科学者である。彼は現在、ミネソタ大学ツインシティ校の電気・コンピュータ工学科のアーウィン・A・ケレン教授である。彼の研究は、信号処理、通信、人工知能、暗号システムのためのVLSI集積回路チップのアーキテクチャ設計に焦点を当てており、遅延の削減と速度向上、そしてチップ面積と消費電力の削減に重点を置いている。また、神経工学やDNAコンピューティングについても研究している。[ 1 ]

キャリア

パルヒは1982年にインド工科大学カラグプル校で工学士号、1984年にペンシルベニア大学で修士号、1988年にカリフォルニア大学バークレー校で博士号を取得した。1988年10月、ミネソタ大学ツインシティ校の電気・コンピュータ工学部に加わった。1992年7月に終身在職権付き准教授に昇進し、1995年7月に教授に昇進した。1997年7月から2022年6月まで、エドガー F. ジョンソン電子通信教授職を務めた。2022年7月からは、アーウィン A. ケレン電気工学教授職を務めている。2008年7月から2011年8月まで、電気工学プログラムの大学院研究科長を務めた。[ 1 ]

パルヒ氏は、デルフト工科大学（1996年）、ルンド大学（1999年）、復旦大学（2017年）、スタンフォード大学（2018年）の客員教授を務めた。IBM TJワトソン研究所（1986年）、ベル研究所（1987年）、NEC C&C研究所（1992年および1996～1997年、米国国立科学財団・政府間協力プログラム（CGP）フェローシップ）、[ 2 ]ブロードコム社（2000～2002年）、メドトロニック社（2006～2007年）に短期勤務した。2005年から2012年まで、Leanics社の創設者、社長、主任科学者を務めた。Leanics社は、国立科学財団と国防総省のSBIR資金によって支援されていた。[ 3 ]

研究

1980年代後半のパルヒの学際的な研究は、コンピュータアーキテクチャ、デジタル信号処理（DSP）、そしてVLSI設計の概念を統合することで、VLSI信号処理の分野を発展させました。特に、彼は反復的なデータフローグラフで記述されたDSPプログラムのための、展開[ 5 ]や折り畳み[ 6 ]といったアルゴリズム変換技術[ 4 ]を開発しました。

彼の研究は、再帰型[ 7 ] [ 8 ]および適応型[ 9 ] [ 10 ]デジタルフィルタ、判定帰還型イコライザ [ 11 ] [ 12 ] トムリンソン-原島プリコーダ [ 13 ] [ 14 ] 並列判定帰還型デコーダ [ 15 ] および高速フーリエ変換などの信号処理演算用のパイプライン並列アーキテクチャにつながっています。[ 16 ] [ 17 ] [ 18 ]彼は、ターボ符号[ 19 ] 、低密度パリティ検査符号[ 20 ] [ 21 ]および極性符号[ 22 ] [ 23 ]を含む最新の誤り訂正エンコーダ/デコーダのアーキテクチャを開発しました。これらの技術は、インターネットのバックボーンを形成する有線および無線メディアの物理層通信用の多数の集積回路チップに使用されています。

彼の研究は、高度暗号化標準 (AES) [ 24 ]、ポスト量子暗号[ 25 ]、準同型暗号化[ 26 ]などの暗号システムの高速アーキテクチャにつながっています。また、キーを使用して集積回路を難読化し、余剰部品の販売を防ぎ、設計の重要なパラメータを保護するアプローチも開発しました。 [ 27 ] [ 28 ] 1990 年代、Parhi はDARPA が資金提供した高レベル合成プロジェクトに携わり、時間制約とリソース制約のあるデータフロー グラフの合成を行う Minnesota Architecture Synthesis System (MARS) の開発につながりました。[ 29 ]彼の研究グループはまた、回路シミュレーション レベルの精度でロジック レベルのシミュレーションから消費電力を見積もる階層的エネルギー解析ツール (HEAT) も開発しました。[ 30 ]

文学作品

  • Keshab K. Parhi (1999). VLSIデジタル信号処理システム：設計と実装. Wiley-Interscience. ISBN 978-0-471-24186-7。
  • Shanbhag, NR; Keshab K. Parhi (1994).パイプライン型適応デジタルフィルタ (The Springer International Series in Engineering and Computer Science, 274) . Springer. ISBN 978-1-4613-6151-0。
  • ハートリー、R.; ケシャブ・K・パルヒ (1995).ディジットシリアル計算 (シュプリンガー国際工学・コンピュータサイエンスシリーズ, 316) . シュプリンガー. ISBN 978-1-4613-5985-2。
  • Chung, J.-G.; Keshab K. Parhi (1996).パイプライン型ラティス型およびウェーブ型デジタル再帰フィルタ. Springer International Series in Engineering and Computer Science. Vol. 344. Springer. ISBN 978-1-4612-8560-1。
  • Keshab K. Parhi; Nishitani, T. (1999).マルチメディアシステムのためのデジタル信号処理（信号処理と通信） . CRC Press. ISBN 9780824719241。

パルヒ氏は725本以上の論文を執筆しており、36件の米国特許の発明者または共同発明者でもある。[ 31 ]

プロフェッショナルなサービス

パルヒ氏は、電気電子学会（IEEE）において様々な役職を務めてきました。IEEE回路・システム学会およびIEEE信号処理学会が発行する多数の論文誌の副編集者を務めました。彼の指導的役割には以下が含まれます。[ 1 ]

栄誉と賞

  • 2012年 – IEEE回路・システム学会チャールズ・A・デソア技術功績賞、デジタル信号処理および通信回路・システムのためのVLSIアーキテクチャと設計手法への貢献により受賞。[ 41 ]
  • 2003年 - IEEEキヨ・トミヤス賞（ブロードバンド通信システム向け高速・低消費電力デジタル信号処理アーキテクチャへの先駆的貢献）[ 43 ]
  • 1996年 – VLSIデジタル信号処理アーキテクチャ、設計方法論、ツールの分野への貢献によりIEEEフェロー[ 45 ]

参考文献

  1. ^ a b c d e f "ケシャブ K. パルヒ ホームページ" . www.ece.umn.edu 。2024 年12 月 26 日に取得。
  2. ^ 「NSF-CGPフェローシップ：VLSIデジタル信号処理およびマルチメディアシステム」 www.nsf.gov . 2024年12月26日閲覧。
  3. ^ 「SBIR Awards」 . sbir.gov . 2025年1月18日閲覧。
  4. ^ Parhi, KK (1989年12月). 「並行プロセッサのためのアルゴリズム変換技術」. Proceedings of the IEEE . 77 (12): 1879– 1895. Bibcode : 1989IEEEP..77.1879P . doi : 10.1109/5.48830 .
  5. ^ Parhi, KK; Messerschmitt, DG (1991年2月). 「最適展開法による反復データフロープログラムの静的レート最適スケジューリング」. IEEE Transactions on Computers . 40 (2): 178– 195. Bibcode : 1991ITCmp..40..178P . doi : 10.1109/12.73588 .
  6. ^ Parhi, KK; Wang, C.-Y.; Brown, AP (1992年1月). 「折り畳みパイプラインDSPアーキテクチャにおける制御回路の合成」. IEEE Journal of Solid-State Circuits . 27 (1): 29– 43. Bibcode : 1992IJSSC..27...29P . doi : 10.1109/4.109555 .
  7. ^ Parhi, KK; Messerschmitt, DG (1989年7月). 「再帰型デジタルフィルタにおけるパイプラインインターリービングと並列処理、パートI：分散型先読みと分解を用いたパイプライン化」. IEEE Transactions on Acoustics, Speech, and Signal Processing . 37 (7): 1099– 1117. doi : 10.1109/29.32286 .
  8. ^ Parhi, KK; Messerschmitt, DG (1989年7月). 「再帰型デジタルフィルタにおけるパイプラインインターリーブと並列処理、パートII：パイプライン型増分ブロックフィルタリング」. IEEE Transactions on Acoustics, Speech, and Signal Processing . 37 (7): 1118– 1134. doi : 10.1109/29.32287 .
  9. ^ Parhi, KK; Messerschmitt, DG (1987年10月). 「コンカレントセルラーVLSI適応フィルタアーキテクチャ」. IEEE Transactions on Circuits and Systems . 34 (10): 1141– 1151. Bibcode : 1987ITCS...34.1141P . doi : 10.1109/TCS.1987.1086048 .
  10. ^ Shanbhag, NR; Parhi, KK (1993年12月). 「緩和型ルックアヘッドパイプラインLMS適応フィルタとADPCMコーダへの応用」. IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing . 40 (12): 753– 766. Bibcode : 1993ITCSE..40..753S . doi : 10.1109/82.260240 .
  11. ^ Parhi, KK (1991年7月). 「量子化ループを用いたアルゴリズムのパイプライン化」. IEEE Transactions on Circuits and Systems . 38 (7): 745– 754. Bibcode : 1991ITCS...38..745P . doi : 10.1109/31.135746 .
  12. ^ Parhi, KK (2005年4月). 「マルチギガビットマルチプレクサループベースの判定帰還型イコライザの設計」. IEEE Transactions on Very Large Scale Integration (VLSI) Systems . 13 (4): 489– 493. Bibcode : 2005ITVL...13..489P . doi : 10.1109/TVLSI.2004.842935 .
  13. ^ Gu, Y.; Parhi, KK (2007年9月). 「トムリンソン・ハラシマ・プリコーダの高速アーキテクチャ設計」. IEEE Transactions on Circuits and Systems I: Regular Papers . 54 (9): 1929– 1937. Bibcode : 2007ITCSR..54.1929G . doi : 10.1109/TCSI.2007.904688 .
  14. ^ Gu, Y.; Parhi, KK (2008年5月). 「並列トムリンソン・ハラシマ・プリコーダの設計」. IEEE Transactions on Circuits and Systems II: Express Briefs . 55 (5): 447– 451. Bibcode : 2008ITCSE..55..447G . doi : 10.1109/TCSII.2007.914435 .
  15. ^ Gu, Y.; Parhi, KK (2007年2月). 「銅線経由高速イーサネット向けパイプライン型並列判定帰還型デコーダ」. IEEE Transactions on Signal Processing . 55 (2): 707– 715. Bibcode : 2007ITSP...55..707G . doi : 10.1109/TSP.2006.885776 .
  16. ^ Cheng, C.; Parhi, KK (2007年10月). 「FFT計算のための高スループットVLSIアーキテクチャ」. IEEE Transactions on Circuits and Systems II: Express Briefs . 54 (10): 863– 867. Bibcode : 2007ITCSE..54..863C . doi : 10.1109/TCSII.2007.901635 .
  17. ^ Ayinala, M.; Brown, MJ; Parhi, KK (2012年6月). 「Pipelined Parallel FFT Architectures via Folding Transformation」. IEEE Transactions on Very Large Scale Integration (VLSI) Systems . 20 (6): 1068– 1081. Bibcode : 2012ITVL...20.1068A . doi : 10.1109/TVLSI.2011.2147338 .
  18. ^ Parhi, KK (2024年4月).低遅延FFT-IFFTカスケードアーキテクチャ. 2024 IEEE国際音響・音声・信号処理会議(ICASSP)論文集. pp.  181– 185. arXiv : 2309.09035 . doi : 10.1109/ICASSP48485.2024.10447370 .
  19. ^ Wang, Z.; Chi, Z.; Parhi, KK (2002年12月). 「ターボデコーダのための面積効率の高い高速デコード方式」. IEEE Transactions on Very Large Scale Integration (VLSI) Systems . 10 (12): 902– 912. Bibcode : 2002ITVL...10..902W . doi : 10.1109/TVLSI.2002.808451 .
  20. ^ Zhang, T.; Parhi, KK (2004年4月). 「ジョイント(3,k)-regular LDPC符号とデコーダ/エンコーダの設計」. IEEE Transactions on Signal Processing . 52 (4): 1065– 1079. Bibcode : 2004ITSP...52.1065Z . doi : 10.1109/TSP.2004.823508 .
  21. ^ Chen, Y.; Parhi, KK (2004年6月). 「準巡回型低密度パリティ検査符号におけるオーバーラップメッセージパッシング」. IEEE Transactions on Circuits and Systems I: Regular Papers . 51 (6): 1106– 1113. Bibcode : 2004ITCSR..51.1106C . doi : 10.1109/TCSI.2004.826194 .
  22. ^ Yuan, B.; Parhi, KK (2014年4月). 「2ビットデコードを用いた低遅延逐次キャンセル極性デコーダアーキテクチャ」. IEEE Transactions on Circuits and Systems I: Regular Papers . 61 (4): 1241– 1254. Bibcode : 2014ITCSR..61.1241Y . doi : 10.1109/TCSI.2013.2283779 .
  23. ^ Yuan, B.; Parhi, KK (2014年12月15日). 「エネルギー効率に優れた低遅延ビリーフプロパゲーション極性符号デコーダの早期停止基準」. IEEE Transactions on Signal Processing . 62 (24): 6496– 6506. Bibcode : 2014ITSP...62.6496Y . doi : 10.1109/TSP.2014.2366712 .
  24. ^ Zhang, X.; Parhi, KK (2004年9月). 「AESアルゴリズムのための高速VLSIアーキテクチャ」. IEEE Transactions on Very Large Scale Integration (VLSI) Systems . 12 (9): 957– 967. Bibcode : 2004ITVL...12..957Z . doi : 10.1109/TVLSI.2004.832943 .
  25. ^ Tan, W.; Wang, A.; Zhang, X.; Lao, Y.; Parhi, KK (2023年9月). 「高速フィルタリングによるモジュラー多項式乗算のための高速VLSIアーキテクチャと格子ベース暗号への応用」. IEEE Transactions on Computers . 72 (9): 2454– 2466. arXiv : 2110.12127 . Bibcode : 2023ITCmp..72.2454T . doi : 10.1109/TC.2023.3251847 .
  26. ^ Tan, W.; Chiu, S.-W.; Wang, A.; Lao, Y.; Parhi, KK (2024年1月). 「PaReNTT: 低遅延並列剰余数システムとNTTベースの長多項式モジュラー乗算による準同型暗号化」. IEEE Transactions on Information Forensics and Security . 19 : 1646–1659 . arXiv : 2303.02237 . Bibcode : 2024ITIF...19.1646T . doi : 10.1109/TIFS.2023.3338553 .
  27. ^ Lao, Y.; Parhi, KK (2015年5月). 「高レベル変換によるDSP回路の難読化」. IEEE Transactions on Very Large Scale Integration (VLSI) Systems . 23 (5): 819– 830. Bibcode : 2015ITVL...23..819L . doi : 10.1109/TVLSI.2014.2323976 .
  28. ^ Koteshwara, S.; Kim, CH; Parhi, KK (2018年1月). 「順次トリガーモードベース設計を用いた集積回路のキーベース動的機能難読化」. IEEE Transactions on Information Forensics and Security . 13 (1): 79– 93. Bibcode : 2018ITIF...13...79K . doi : 10.1109/TIFS.2017.2738600 .
  29. ^ Wang, C.-Y.; Parhi, KK (1995年3月). 「同時変換、スケジューリング、および割り当てを用いた高水準DSP合成」. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 14 (3): 274– 295. Bibcode : 1995ITCAD..14..274C . doi : 10.1109/43.365120 .
  30. ^ Satyanarayana, J.; Parhi, KK (1996年6月). HEAT: 階層的エネルギー解析ツール. ACM/IEEE Design Automation Conference. pp.  9– 14. doi : 10.1109/DAC.1996.545536 .
  31. ^ “ケシャブ K. パーヒ - Google Scholar” .学者.google.com 。2024 年12 月 30 日に取得。
  32. ^ 「Charles E. Bowers Faculty Teaching Award, UMN CSE」 cse.umn.edu . 2024年12月26日閲覧。
  33. ^ 「ケシャブ・パルヒ博士が2022年度AIMBEフェローに選出」（PDF） . aimbe.org . 2024年12月26日閲覧。
  34. ^ 「IEEE回路・システム学会ジョン・チョーマ教育賞受賞者」 ieee-cas.org . 2024年12月26日閲覧。
  35. ^ 「2020 ACMフェロー、今日のコンピューティングイノベーションを支える功績が認められる」 www.acm.org 2024年12月26日閲覧。
  36. ^ 「ミネソタ大学のケシャブ・パルヒ教授が全米発明家アカデミーに入会へ」 twin-cities.umn.edu 2020年12月8日. 2024年12月26日閲覧。
  37. ^ 「2017 AAASフェローが科学の進歩を評価」 www.aaas.org . 2024年12月26日閲覧。
  38. ^ 「IEEE回路・システム学会 Mac Van Valkenburg賞受賞者」 ieee-cas.org . 2024年12月26日閲覧。
  39. ^ 「優秀卒業生賞リスト」www.iitkgpfoundation.org . 2024年12月26日閲覧。
  40. ^ “ケシャブ・パルヒ - 学者たちの歩み” .学者ウォーク.umn.edu 。2024 年12 月 30 日に取得。
  41. ^ 「IEEE Circuits and Systems Society Charles A. Desoer Technical Achievement Award Recipients」 . ieee-cas.org . 2024年12月26日閲覧。
  42. ^ 「Division Awards Archive, Electrical and Computer Engineering Division」 . monolith.asee.org.org . 2024年1月29日時点のオリジナルよりアーカイブ。 2024年12月26日閲覧。
  43. ^ “IEEE 冨安聖賞” . ethw.org。 2024 年 12 月 2 日。2024 年12 月 30 日に取得。
  44. ^ 「IEEE WRG Baker Award」 . ethw.org . 2024年12月2日. 2024年12月30日閲覧。
  45. ^ 「IEEE Fellows Directory」 . services27.ieee.org . 2024年12月26日閲覧。
  46. ^ 「NYI：専用VLSIデジタル信号および画像プロセッサ」 www.nsf.gov . 2024年12月26日閲覧。
  47. ^ 「IEEE Browder J. Thompson Memorial Prize Paper Award」 . ethw.org . 2019年2月19日. 2024年12月26日閲覧。
  48. ^ 「IEEE信号処理学会若手著者最優秀論文賞」（PDF） . signalprocessingsociety.org . 2024年12月26日閲覧。
  49. ^ 「Eli Jury Award」 . www2.eecs.berkeley.edu . 2024年12月26日閲覧。
  50. ^ 「Demetri Angelakos Memorial Achievement Award」 . www2.eecs.berkeley.edu . 2024年12月26日閲覧。
「 https://en.wikipedia.org/w/index.php?title=Keshab_K._Parhi&oldid=1334546716」から取得