ロードストアアーキテクチャ

コンピュータ工学において、ロード・ストアアーキテクチャ（またはレジスタ・レジスタアーキテクチャ）は、命令をメモリアクセス（メモリとレジスタ間のロードとストア）とALU演算（レジスタ間でのみ発生）の2つのカテゴリに分類する命令セットアーキテクチャです。^{[1] ：9–12}

PowerPC、SPARC、RISC-V、ARM、MIPSなどの一部のRISCアーキテクチャはロードストアアーキテクチャです。^{[1] ：9–12}

例えば、ロード・ストア方式では、ADD演算のオペランドと格納先は両方ともレジスタ上になければなりません。これは、ADD演算のオペランドの一方がメモリ上にあり、もう一方がレジスタ上にあるレジスタ・メモリ・アーキテクチャ（例えば、x86などのCISC命令セット・アーキテクチャ）とは異なります。 ^{[1] : 9–12} ロード・ストア・アーキテクチャの最も初期の例はCDC 6600でした。^{[1] : 54–56}ほぼすべてのベクタープロセッサ（多くのGPU ^{[2] [より適切な情報源が必要]}を含む）は、ロード・ストア方式を採用しています。^[3]

参照

• ロード・ストアユニット
• レジスタメモリアーキテクチャ

参考文献

1. Michael J. Flynn (1995).コンピュータアーキテクチャ：パイプラインと並列プロセッサの設計. Jones & Bartlett Learning. ISBN  0867202041。
2. 「AMD GCN リファレンス」(PDF)。
3. Harvey G. Cragon (1996).メモリシステムとパイプラインプロセッサ. Jones & Bartlett Learning. pp.  512– 513. ISBN  0867204745。