管理データ入出力（MDIO ）は、シリアル管理インタフェース（SMI）またはメディア独立インタフェース管理（MIIM ）とも呼ばれ、 IEEE 802.3規格のイーサネットファミリにおいてメディア独立インタフェース（MII ）用に定義されたシリアルバスです。MIIは、メディアアクセス制御（MAC）デバイスとイーサネット物理層（PHY）回路を接続します。MDIOを制御するMACデバイスは、ステーション管理エンティティ（SME）と呼ばれます。
MIIとの関係
MII には 2 つの信号インターフェースがあります。
- イーサネット フレーム データを送受信するための、イーサネット MAC へのデータ インターフェイス。
- PHY 管理インターフェイス MDIO は、動作前に各 PHY を構成し、動作中にリンク ステータスを監視するために、PHY の制御レジスタとステータス レジスタの読み取りと書き込みに使用されます。
電気仕様
MDIO インターフェースは 2 つの信号によって実装されます。
- MDIO インターフェイス クロック (MDC): MAC デバイスから PHY に駆動されるクロック。
- MDIO データ: 双方向。PHY がこれを駆動して、読み取り操作の最後にレジスタ データを提供します。
バスはマスターとして単一の MAC のみをサポートし、最大 32 個の PHY スレーブを持つことができます。
MDCは周期的に動作し、最小周期は400nsで、これは最大周波数2.5MHzに相当します。ただし、新しいチップではより高速なアクセスが可能です。例えば、DP83640はMDCの最大クロックレート25MHzをサポートしています。
MDIO には、32 個の PHY と 1 個の MAC の合計最悪ケースのリーク電流を考慮して、1.5 kΩ ～ 10 kΩ の特定のプルアップ抵抗が必要です。
バスのタイミング（第22条）
PHYデバイスは通常、レジスタアクセスの前に、MACからMDIOラインを介して32個の1からなるプリアンブルを送信する必要があります。アクセスは16ビットの制御ビットと、それに続く16ビットのデータビットで構成されます。制御ビットは、2ビットのスタートビット、2ビットのアクセスタイプビット（読み取りまたは書き込み）、PHYアドレス（5ビット）、レジスタアドレス（5ビット）、および2ビットの「ターンアラウンド」ビットで構成されます。
書き込みコマンドの場合、MACはアドレスとデータを提供します。読み取りコマンドの場合、PHYはターンアラウンドビットタイム中にMDIOラインを乗っ取り、要求されたレジスタデータをMACに提供し、その後MDIOラインを解放します。
MACがMDIOラインを駆動する場合、クロックMDCの立ち上がりエッジの10ns（セットアップタイム）前に安定した値を保証する必要があります。さらに、MDIOはMDCの立ち上がりエッジの10ns（ホールドタイム）後も安定した状態を維持する必要があります。
PHYがMDIOラインを駆動する場合、PHYはクロックの立ち上がりエッジから0～300ns以内にMDIO信号を供給する必要があります。[1]したがって、最小クロック周期が400ns（最大クロックレート2.5MHz）の場合、MACはクロックの低サイクルの後半でMDIOを安全にサンプリングできます。
MDIO パケット フォーマット (第 22 条)
| MDIOパケットフォーマット | ||||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 少し： | 0 | 1 | 2 | 3 | 4 | 8 | 9 | 13 | 14 | 15 | 16 | 31 | ||||||||||||||||||||
| 0 | PRE_32 | |||||||||||||||||||||||||||||||
| 32 | ST | OP | PA5 | RA5 | TA | D16 | ||||||||||||||||||||||||||
PRE_32
MDIOヘッダーの最初のフィールドはプリアンブルです。プリアンブル中、MACはMDIOライン上に32ビット（すべて「1」）を送信します。
ST
スタート フィールドは 2 ビットで構成され、常に '01' の組み合わせが含まれます。
OP
オペコードは2ビットで構成されます。オペコードは「10」の読み取りと「01」の書き込みの2種類があります。
PA5
5 ビット、PHY アドレス。
RA5
レジスタアドレスフィールドは、書き込みまたは読み取りの対象となるレジスタを示します。長さは5ビットです。
TA
ターンアラウンドフィールドは2ビット長です。PHYにデータが書き込まれる際、MACはMDIOラインに「10」を書き込みます。データが読み出される際、MACはMDIOラインを解放します。
D16
16ビットのデータ。OPフィールドの値に応じて、SMEまたはPHYのいずれかから送信されます。
Z
トライステート MDIO。
コマンド
IEEE 802.3 Part 3 [1]では、異なるオペコードと開始シーケンスが使用されています。オペコード00（アドレス設定）と11（読み取り）/01（書き込み）/10（読み取り増分）は、レジスタの読み取りと書き込みを行う2つのシリアルトランザクションとして使用されます。
参考文献
- ^ ab IEEE 802.3 パート3： キャリアセンスマルチアクセス／衝突検出（CSMA/CD）アクセス方式および物理層仕様。IEEE。doi : 10.1109 /IEEESTD.2018.8457469。ISBN 978-1-5044-5090-4。
外部リンク
- 第22条 第45条の登録簿へのアクセス