メモリバッファレジスタ（MBR）またはメモリデータレジスタ（MDR）は、コンピュータのCPU内にあるレジスタで、即時アクセスストレージとの間で転送されるデータを格納する。これはフォンノイマンモデルで初めて実装された。メモリアドレスレジスタで指定されたメモリ位置の値のコピーが格納される。これはバッファとして機能し、[1]プロセッサとメモリユニットが動作のわずかな違いに影響されることなく独立して動作できるようにする。データ項目はMBRにコピーされ、次のクロックサイクルで使用可能になる。その時点でプロセッサによる読み取りまたは書き込みが可能になり、書き込まれた後はメインメモリに格納される。
このレジスタは、メモリから他のコンポーネントへ、あるいはその逆に転送されるメモリの内容を保持します。格納されるワードはMBRに転送され、そこから特定のメモリ位置へ転送されます。ALUで処理される演算データは、まずMBRに転送され、次にアキュムレータレジスタに転送されてから、ALUで処理されます。
MDRは双方向レジスタです。[2]メモリからデータがフェッチされMDRに格納されると、データは一方向に書き込まれます。書き込み命令がある場合、書き込まれるデータは別のCPUレジスタからMDRに格納され、そのデータがメモリに格納されます。
メモリ データ レジスタは、マイクロプログラムとコンピュータ ストレージ間の最小限のインターフェイスの半分であり、もう半分はメモリ アドレス レジスタ(MAR) です。
読み取り/書き込みフェーズでは、制御ユニットはメモリ コントローラにデータの取得または保存を指示する制御信号を生成します。
参考文献
- ^ Mett, Percy (1990), Mett, Percy (ed.), "Hardware" , Introduction to Computing , London: Macmillan Education UK, pp. 117– 162, doi :10.1007/978-1-349-08039-7_5, ISBN 978-1-349-08039-7、2024年1月15日取得
- ^ Dharshana, KS; Balasubramanian, Kannan; Arun, M. (2016). 1命令セットアーキテクチャにおける暗号化計算. pp. 1– 6. doi :10.1109/ICCPCT.2016.7530376. ISBN 978-1-5090-1277-0。
 | このコンピュータハードウェアの記事はスタブです。記事を拡張することでWikipediaに貢献できます。 |
