シリコンオンインシュレータ

半導体製造において、シリコン・オン・インシュレータ（SOI）技術は、層状のシリコン-絶縁体-シリコン基板上にシリコン半導体デバイスを製造することで、デバイス内の寄生容量を低減し、それによって性能を向上させる技術である。 [ 1 ] SOIベースのデバイスは、シリコン接合が電気絶縁体（通常は二酸化シリコンまたはサファイア）の上にある点で、従来のシリコン製デバイスと異なる（これらのタイプのデバイスはシリコン・オン・サファイア、またはSOSと呼ばれる）。絶縁体の選択は主に用途によって決まり、サファイアは高性能無線周波数（RF）および放射線に敏感な用途に使用され、二酸化シリコンは他のマイクロエレクトロニクスデバイスにおける短チャネル効果の低減に用いられる。[ 2 ]絶縁層と最上層のシリコン層も用途によって大きく異なる。[ 3 ]

業界のニーズ

SOI技術は、マイクロエレクトロニクスデバイスの継続的な小型化を可能にする製造戦略の一つであり、俗に「ムーアの法則の拡張」（または「モア・ムーア」（略称「MM」））と呼ばれています。従来のシリコン（バルクCMOS）プロセスと比較したSOIの利点として報告されているものには、以下が含まれます。 [ 4 ]

  • バルクシリコンからの分離により寄生容量が低減し、同等の性能で消費電力が改善
  • nウェルとpウェル構造の完全な分離によるラッチアップ耐性
  • 同等のVDDでより高い性能を発揮。低いVDDでも動作可能[ 5 ]
  • ドーピングなしのため温度依存性が低減
  • 高密度による歩留まり向上、ウェーハ利用率の向上
  • アンテナの問題の軽減
  • ボディタップや井戸タップは必要ありません
  • 絶縁により漏れ電流が低減し、電力効率が向上
  • 本質的に放射線耐性（ソフトエラー耐性）があり、冗長性の必要性を低減します。

製造の観点から見ると、SOI基板は従来のほとんどの製造プロセスと互換性があります。一般的に、SOIベースのプロセスは、特別な装置や既存の工場の大幅な設備変更なしに実装できます。SOI特有の課題としては、埋め込み酸化膜を考慮するための新たな計測要件や、最上層のシリコン層における差応力への懸念などがあります。トランジスタの閾値電圧は動作履歴と印加電圧に依存するため、モデリングが困難になります。SOI実装における主な障壁は基板コストの大幅な増加であり、これは総製造コストの10～15%の増加に寄与すると推定されています。[ 6 ] FD-SOI（完全空乏型シリコン・オン・インシュレータ）は、FinFETの潜在的な低コスト代替技術として注目されています。[ 7 ]

SOIトランジスタ

SOI MOSFETは、金属酸化物半導体電界効果トランジスタ（MOSFET）デバイスであり、シリコンやゲルマニウムなどの半導体層が半導体基板に形成された埋め込み酸化物（BOX）層である可能性のある絶縁層上に形成される。[ 8 ] [ 9 ] [ 10 ] SOI MOSFETデバイスは、コンピュータ業界向けに採用されている。埋め込み酸化物層は、SRAM設計に使用することができる。[ 11 ] SOIデバイスには、PDSOI（部分空乏型SOI）MOSFETとFDSOI（完全空乏型SOI）MOSFETの2種類がある。 PDSOI P-MOSFETの場合、ゲート酸化物（GOX）と埋め込み酸化物（BOX）の間に挟まれたn型膜が大きいため、空乏領域がn領域全体を覆うことができない。そのため、PDSOIはある程度バルクMOSFETのように動作する。明らかに、バルクMOSFETに比べて利点がある。 FDSOIデバイスでは、空乏層が非常に薄いため、空乏領域がチャネル領域全体を覆います。FDSOIでは、フロントゲート（GOX）がバルクよりも空乏電荷量が少ないため、反転電荷が増加し、スイッチング速度が向上します。BOXによる空乏電荷量の制限は、空乏容量の抑制を招き、サブスレッショルド・スイングを大幅に低減します。これにより、FDSOI MOSFETはより低いゲートバイアスで動作できるようになり、消費電力を低減できます。サブスレッショルド・スイングは、300KにおいてMOSFETの理論最小値である60mV/decadeに達することができます。この理想値は、数値シミュレーションによって初めて実証されました。[ 12 ] [ 13 ]バルクMOSFETのその他の欠点、例えば閾値電圧のロールオフなどは、BOXによってソースとドレインの電界が干渉しないため、FDSOIでは軽減されます。PDSOIにおける主な問題は、フィルムがいずれの電源にも接続されていないため発生する 「浮遊ボディ効果（FBE）」です。

SOIウェーハの製造

SIMOXプロセス
スマートカットプロセス

SiO2ベースの SOI ウェーハはいくつかの方法で製造できます。

  • SIMOX（酸素注入による分離）は、酸素イオンビーム注入プロセスとそれに続く高温アニール処理を使用して、埋め込まれたSiO層を作成します。2層。[ 14 ] [ 15 ]
  • ウェーハボンディング[ 16 ] [ 17 ] – 絶縁層は、酸化シリコンを第二の基板に直接接合することによって形成される。その後、第二の基板の大部分が除去され、残った部分が最上層のSi層を形成する。
    • ウェーハ接合プロセスの顕著な例としては、フランスのSoitec社が開発したスマートカット法が挙げられます。この方法では、イオン注入とそれに続く制御された剥離によって最上層シリコン層の厚さを決定します。もう一つの初期の方法としては、ボンド・アンド・エッチバックSOI（BESOI）があります。これは、酸化ウェーハを2枚目のウェーハに接合し、その後、一方のウェーハをエッチングバックして酸化物の上に薄いシリコン膜を形成する方法です。[ 18 ]
    • ナノクリーブはシリコンジェネシス社が開発した技術で、シリコンとシリコンゲルマニウム合金の界面の応力を利用してシリコンを分離する技術である。[ 19 ]
    • ELTRANはキヤノンが開発した多孔質シリコンとウォーターカットをベースにした技術である。[ 20 ]
  • シード法[ 21 ] - 最上層のSi層を絶縁体上に直接成長させる方法。シード法では、ホモエピタキシーのための何らかのテンプレートが必要であり、これは絶縁体の化学処理、適切に配向された結晶絶縁体、または下層基板から絶縁体を貫通するビアによって実現される。

これらの様々な製造プロセスの徹底的なレビューは、参考文献[ 1 ]に記載されています。

マイクロエレクトロニクス産業での使用

IBM は、2000 年にハイエンドのRS64-IV 「Istar」PowerPC-AS マイクロプロセッサで SOI を使い始めました。SOI 技術で構築されたマイクロプロセッサの他の例としては、2001 年以降のAMDの 130 nm、90 nm、65 nm、45 nm、32 nm のシングル、デュアル、クアッド、6 コア、8 コアのプロセッサがあります。[ 22 ] Freescale は2001 年後半にPowerPC 7455 CPUに SOI を採用し、現在 Freescale は 180 nm、130 nm、90 nm、45 nm ラインで SOI 製品を出荷しています。[ 23 ] Xbox 360、PlayStation 3、Wiiで使用されている90 nm PowerPCおよびPower ISAベースのプロセッサも SOI 技術を使用しています。しかし、インテルの競合製品は、各プロセスノードにおいて従来のバルクCMOS技術を使用し続けており、トランジスタ性能の向上にはHKMGやトライゲートトランジスタといった他の技術に注力している。2005年1月、インテルの研究者はSOIを用いて構築した実験的なシングルチップシリコンリブ導波路ラマンレーザーについて報告した。[ 24 ]

従来のファウンドリに関しては、2006年7月にTSMCはSOIを望む顧客はいないと主張したが[ 25 ]、チャータードセミコンダクターはファブ全体をSOI専用にした[ 26 ] 。

高性能無線周波数（RF）アプリケーションでの使用

1990年、ペレグリン・セミコンダクターは、標準的な0.5μm CMOSノードと改良サファイア基板を用いたSOIプロセス技術の開発を開始しました。同社の特許取得済みシリコン・オン・サファイア（SOS）プロセスは、高性能RFアプリケーションで広く使用されています。絶縁性サファイア基板の本質的な利点により、高い絶縁性、高い直線性、そして静電放電（ESD）耐性を実現しています。他の複数の企業も、スマートフォンや携帯電話などのRFアプリケーションにSOI技術を適用し、成功を収めています。[ 27 ]

SOI基板の優れた電気的絶縁性により、この技術は幅広い現代のRFコンポーネントにとって極めて重要な役割を果たします。これにより、高度な通信システムに不可欠な、高度に統合され、効率が高く、線形な回路の開発が可能になります。これらの利点を活用した主要なアプリケーションとしては、5Gネットワ​​ークや衛星通信用のRF導波管、自動車や仮想現実アプリケーション用の高線形性RFアンプやトランシーバー、次世代無線デバイス用の小型で調整可能なRFフィルターなどが挙げられます。[ 28 ]複数のRFコンポーネントを1つのチップに統合できるこの技術は、より小型で多機能な無線通信システムへの継続的なトレンドを支えています。

フォトニクスでの使用

SOIウェーハはシリコンフォトニクスにおいて広く用いられている。[ 29 ]絶縁体上の結晶シリコン層は、光導波路やその他の光デバイス（パッシブまたはアクティブ（適切な注入など））の製造に用いられる。埋め込まれた絶縁体は、全反射に基づいてシリコン層内で赤外光を伝播させる。導波路の上面は、（例えばセンシング用途など）覆われずに空気にさらされた状態にすることも、通常はシリカ製のクラッドで覆うこともできる。[ 30 ]

デメリット

従来の半導体産業と比較した場合のSOI技術の主な欠点は、製造コストが増加することです。[ 31 ] 2012年時点で、IBMとAMDのみが高性能プロセッサのベースとしてSOIを使用しており、他のメーカー（Intel、TSMC、Global Foundriesなど）は従来のシリコンウェーハを使用してCMOSチップを製造しています。[ 31 ]

SOI市場

Market Research Futureグループによると、2020年時点でSOIプロセスを利用した市場は今後5年間で約15％成長すると予測されています。[ 32 ]

参照

参考文献

  1. ^ a b Celler, GK; Cristoloveanu, S. (2003). 「シリコン・オン・インシュレーターの最前線」. Journal of Applied Physics . 93 (9): 4955. Bibcode : 2003JAP....93.4955C . doi : 10.1063/1.1558223 .
  2. ^ Marshall, Andrew; Natarajan, Sreedhar (2002). SOI設計：アナログ、メモリ、デジタル技術. Kluwer. ISBN 0-7923-7640-4。
  3. ^ジャン＝ピエール・コリンジュ（1991年）『シリコン・オン・インシュレータ技術：材料からVLSIへ』シュプリンガー、ISBN 978-0-7923-9150-0。
  4. ^ Mendez, Horacio (2009年4月). 「シリコン・オン・インシュレータ - SOI技術とエコシステム - 新興SOIアプリケーション」(PDF) . SOI業界コンソーシアム.
  5. ^ Kodeti, Narayan M. (2010年10月). 「Silicon On Insulator (SOI) の実装」(PDF) .ホワイトペーパー. Infotech.オリジナル(PDF)から2013年4月18日時点のアーカイブ。
  6. ^ 「IBM、チップ製造技術を宣伝」 cnet.com 2001年3月29日. 2018年4月22日閲覧。
  7. ^ 「Samsung、GF Ramp FD-SOI」。2018年4月27日。
  8. ^ US 6835633、「30～100Åの薄い酸化物を接合層として用いたウェーハ接合により作成された、30～100Åの埋め込みOXを有するSOIウェーハ」 
  9. ^ US 7002214、「超薄型ボディの超急峻なレトログレードウェル（SSRW）FETデバイス」 
  10. ^ Yang-Kyu Choi; Asano, K.; Lindert, N.; Subramanian, V.; Tsu-Jae King; Bokor, J.; Chenming Hu (2000年5月). 「ディープサブテンミクロン時代に向けた超薄型SOI MOSFET」(PDF) . IEEE Electron Device Letters . 21 (5): 254–5 . doi : 10.1109/IEDM.1999.824298 . S2CID 43561939 . 
  11. ^ US 7138685、「垂直MOSFET SRAMセル」は、SOI埋め込み酸化膜（BOX）構造と、強化されたSOI BOX構造を実装する方法を記載している。 
  12. ^ Balestra, F. (1985).バックポテンシャル制御によるSOI MOSFETの特性評価とシミュレーション（PhD）. INP-グルノーブル.
  13. ^ Balestra, F. (2016). 「1.5 超低電力半導体デバイス動作の課題」 . Lury, S.; Xu, J.; Zaslavsky, A. (編).マイクロエレクトロニクスの未来動向 ― 未知への旅. Wiley. pp.  69– 81. doi : 10.1002/9781119069225.ch1-5 . ISBN 978-1-119-06922-5。
  14. ^ US 5888297、小倉篤、「SOI基板の製造方法」、1999年3月30日発行 
  15. ^ US 5061642、藤岡弘、「絶縁体上半導体の製造方法」、1991年10月29日発行 
  16. ^ Tong, Q.-Y.; Gösele, U. (1998).半導体ウェーハボンディング：科学技術. Wiley. ISBN 978-0-471-57481-1。
  17. ^ US 4771016、Bajor、George他、「ウェハ結合SOI半導体の製造のための急速熱処理プロセスの使用」、1988年9月13日発行 
  18. ^ 「SOIとシリコンウェーハの比較：半導体プロジェクトに最適なのはどれか？」 www.samaterials.com . 2025年12月19日閲覧。
  19. ^ "SIGEN.COM" . www.sigen.com . 2018年4月22日閲覧。
  20. ^米原 剛志、坂口 健. 「ELTRAN® 新SOIウェーハ技術」(PDF) . Cutting Edge 2 . キヤノン.
  21. ^ US 5417180 
  22. ^ Vries, Hans de. 「Chip Architect: IntelとMotorola/AMDの130 nmプロセスが明らかに」 . chip-architect.com . 2018年4月22日閲覧。
  23. ^ 「NXP Semiconductors - 自動車、セキュリティ、IoT」 www.freescale.com . 2018年4月22日閲覧。
  24. ^ Rong, Haisheng; Liu, Ansheng; Jones, Richard; Cohen, Oded; Hak, Dani; Nicolaescu, Remus; Fang, Alexander; Paniccia, Mario (2005年1月). 「オールシリコン・ラマンレーザー」(PDF) . Nature . 433 (7042): 292–4 . doi : 10.1038 / nature03723 . PMID 15931210. S2CID 4423069 .  
  25. ^ 「TSMCはSOI技術に対する顧客需要がない」。Fabtech：半導体専門家のためのオンライン情報源。2007年9月28日時点のオリジナルよりアーカイブ。2018年4月22日閲覧。
  26. ^チャータード、IBMの90nm SOI技術へのファウンドリ市場アクセスを拡大
  27. ^ Madden, Joe. 「Handset RFFEs: MMPAs, Envelope Tracking, Antenna Tuning, FEMs, and MIMO」（PDF） . Mobile Experts. 2016年3月4日時点のオリジナル（PDF）からアーカイブ。 2012年5月2日閲覧。
  28. ^ 「シリコン・オン・インシュレーター（SOI）技術とその応用展望」 .スパッタリングターゲットサプライヤー | スタンフォード・アドバンスト・マテリアルズ. 2025年1月22日. 2025年11月21日閲覧.
  29. ^リード、グラハム・T.、ナイツ、アンドリュー・P.（2004年3月5日）『シリコンフォトニクス入門』ワイリー社、ISBN 978-0-470-87034-12018年4月22日閲覧– Googleブックス経由。
  30. ^ Rigny, Arnaud. 「シリコン・オン・インシュレータ基板：シリコンフォトニクスの基礎」Photonics.com . 2023年5月7日閲覧。
  31. ^ a b McLellan, Paul. 「Silicon on Insulator (SOI)」 . Semiwiki . 2021年3月7日閲覧。
  32. ^ Future、Market Research (2021-02-17). 「シリコン・オン・インシュレーター（SoI）市場は2026年までに24億ドルを超えると予想｜APAC地域は世界のシリコン・オン・インシュレーター業界の先駆者であり続ける」 GlobeNewswire News Room (プレスリリース) . 2021年3月7日閲覧。
  • SOI Industry Consortium - SOI技術に関する広範な情報と教育を提供するサイト
  • SOI IPポータル- SOI IPの検索エンジン
  • AMDboard - SOI技術に関する広範な情報を掲載したサイト
  • Advanced Substrate News - Soitecが発行するSOI業界に関するニュースレター
  • MIGAS '04 - SOI技術とデバイスに特化したMIGAS国際サマースクール第7回先端マイクロエレクトロニクスセッション
  • MIGAS '09 - 先端マイクロエレクトロニクスに関する国際サマースクール第12回セッション：「シリコン・オン・インシュレータ（SOI）ナノデバイス」
「 https://en.wikipedia.org/w/index.php?title=Silicon_on_insulator&oldid=1328329174」より取得