BiCMOS

バイポーラCMOS（BiCMOS）は、バイポーラ接合トランジスタとCMOS（相補型金属酸化膜半導体）論理ゲートの2つの半導体技術を1つの集積回路に統合した半導体技術です。^{[ 1 ] [ 2 ]}最近では、バイポーラプロセスはシリコンゲルマニウム接合を使用した高移動度デバイスにまで拡張されています。

バイポーラトランジスタは、デバイスあたりの消費電力が比較的高いものの、高速、高ゲイン、低出力インピーダンスという特長があり、少数のアクティブデバイスしか使用しない低ノイズ無線周波数（RF）アンプなどの高周波アナログアンプに最適な特性です。一方、CMOS技術は高い入力インピーダンスを備え、多数の低電力ロジックゲートを構築するのに最適です。BiCMOSプロセスでは、ドーピングプロファイルやその他のプロセス特性を、CMOSデバイスまたはバイポーラデバイスのいずれかに有利になるように調整することができます。例えば、GlobalFoundriesは基本的な180 nm BiCMOS7WLプロセスと、さまざまな方法で最適化された他のいくつかのBiCMOSプロセスを提供しています。^{[ 3 ]}これらのプロセスには、高精度抵抗器や、オンチップの高Q RFインダクタおよびコンデンサの堆積工程も含まれていますが、これらは「純粋な」CMOSロジック設計では不要です。

BiCMOSは、 ADCや、アンプ、アナログ電源管理回路、ロジックゲートをチップ上に集積する必要がある完全なソフトウェア無線システムなどのミックスドシグナルICを対象としています。BiCMOSは、デジタルインターフェースの提供においていくつかの利点があります。BiCMOS回路は、各タイプのトランジスタの特性を最も適切に利用します。一般的に、これは、オンチップ電源レギュレータなどの大電流回路では効率的な制御のために金属酸化膜半導体電界効果トランジスタ（MOSFET）を使用し、「シー・オブ・ロジック」では従来のCMOS構造を使用する一方で、 ECL分周器やLNAなどの特殊な超高性能回路の部分ではバイポーラデバイスを使用することを意味します。例としては、RF発振器、バンドギャップベースのリファレンス、低ノイズ回路 などが挙げられます。

SuperSPARC 、Pentium ^{[ 4 ]}、Pentium ProマイクロプロセッサもBiCMOSを使用していましたが、 Pentium II以降はプロセスがますます小さく（0.35μm）、低電圧で動作するようになり、バイポーラトランジスタはこの種のアプリケーションでは性能上の利点を提供できなくなり、削除されました。^{[ 5 ]}

デメリット

CMOS製造の利点の一部、例えば大量生産時の非常に低いコストなどは、BiCMOS製造にはそのまま適用できません。BJTとMOSの両方のコンポーネントを最適化するには、多くの追加製造工程を追加しなければ不可能であり、結果としてプロセスコストの増加と歩留まりの低下を招くという、本質的な難しさがあります。さらに、高性能ロジックの分野では、スタンバイ時のリーク電流が増加する可能性があるため、BiCMOSはCMOSのみに最適化されたファウンドリプロセスほど低い消費電力を実現できない可能性があります。

参考文献

1. プヒナー、H. (1996)。「5.2 BiCMOSプロセス技術」。VLSI テクノロジーの高度なプロセス モデリング(PhD)。ウィーン工科大学マイクロエレクトロニク研究所。 TUW-101186。
2. Puchner 1996、5.2.1 BiCMOSプロセスフロー
3. 「高性能SiGe BiCMOSソリューション」（PDF） . Global Foundries. 2021年11月30日時点のオリジナル（PDF）からのアーカイブ。
4. ホドソン、ジェリ、「Intel Pentium プロセッサの解剖学」、Intel Corporation、ソリューション、1993 年 5 月/6 月、9 ページ
5. Neil HE Weste; David Money Harris (2010). CMOS VLSI設計：回路とシステムの観点（第4版）. p. 277.