超大規模統合
超大規模集積回路（VLSI ）とは、数百万個または数十億個のMOSトランジスタを1つのチップに集積して集積回路（IC）を作成するプロセスです。VLSIは、1970年代にMOS集積回路（金属酸化膜半導体）チップが開発され、その後広く普及したことで始まり、複雑な半導体技術や通信技術を可能にしました。マイクロプロセッサやメモリチップはVLSIデバイスです。
VLSI技術の導入以前は、ほとんどのICは実行できる機能が限られていました。電子回路はCPU、ROM、RAM、その他のグルーロジックで構成されていました。VLSIの登場により、IC設計者はこれらすべてを1つのチップに統合できるようになりました。
歴史
背景
トランジスタの歴史は1920年代に遡ります。当時、複数の発明家が固体ダイオードの電流を制御し、それを三極管に変換するデバイスの開発に取り組みました。第二次世界大戦後、シリコンとゲルマニウムの結晶をレーダー探知機に用いることで、製造と理論の両面で進歩が見られ、トランジスタの成功は目覚ましいものでした。レーダー開発に携わっていた科学者たちは、固体デバイスの開発に再び取り組みました。 1947年にベル研究所で最初のトランジスタが発明されたことで、電子工学の分野は真空管から固体デバイスへと移行しました。[ 1 ]
1950年代の電気技術者たちは、小型トランジスタの発明によって、はるかに高度な回路を構築する可能性を見出しました。しかし、回路の複雑さが増すにつれて、問題が浮上しました。[ 2 ]一つの問題は回路の大きさでした。コンピュータのような複雑な回路は、速度に依存していました。部品が大きければ、それらを接続する配線も長くなります。電気信号が回路を通過するのに時間がかかり、コンピュータの速度が低下しました。[ 2 ]
ジャック・キルビーとロバート・ノイスによる集積回路の発明は、すべての部品とチップを同一の半導体材料の塊（モノリス）から製造することでこの問題を解決しました。[ 3 ] 回路を小型化し、製造工程を自動化することが可能になりました。これにより、すべての部品を単結晶シリコンウェハ上に集積するというアイデアが生まれ、1960年代初頭には小規模集積回路（SSI）、そして1960年代後半には中規模集積回路（MSI）が誕生しました。[ 4 ]
VLSI
ゼネラル・マイクロエレクトロニクス社は1964年に最初の商用MOS集積回路を導入しました。 [ 5 ] 1970年代初頭には、MOS集積回路技術により、1つのチップに10,000個以上のトランジスタを集積できるようになりました。[ 6 ]これにより、1970年代と1980年代にはVLSIへの道が開かれ、1つのチップに数万個（後に数十万個、数百万個、そして現在では数十億個）のMOSトランジスタが集積されるようになりました。
最初の半導体チップには、それぞれ2個のトランジスタが搭載されていました。その後の進歩によりトランジスタの数が増え、その結果、より多くの個別の機能やシステムが時間の経過とともに統合されるようになりました。最初の集積回路には、ダイオード、トランジスタ、抵抗器、コンデンサなど、おそらく10個程度のデバイスしか搭載されておらず、 1つのデバイスに1つ以上の論理ゲートを製造することができました。現在では振り返って小規模集積回路（SSI）として知られていますが、技術の進歩により、数百の論理ゲートを備えた中規模集積回路（MSI）と呼ばれるデバイスが生まれました。さらに進歩して大規模集積回路（LSI）、つまり少なくとも1000個の論理ゲートを備えたシステムにつながりました。現在の技術はこの水準をはるかに超えており、今日のマイクロプロセッサは数百万のゲートと数十億の個々のトランジスタを備えています。
かつては、VLSIを超える様々なレベルの大規模集積回路に名前を付け、区別しようとする試みがありました。超大規模集積回路（ULSI）といった用語が使われていました。しかし、一般的なデバイスに搭載されるゲート数とトランジスタ数が膨大になったため、このような細かな区別はもはや意味をなさなくなりました。VLSIを超えるレベルの集積度を示す用語は、もはや広く使われていません。
2008年には、10億トランジスタ規模のプロセッサが市販されました。これは、当時の最新世代である65ナノメートルプロセッサから半導体製造技術が進歩するにつれて、より一般的なものとなりました。現在の設計は、初期のデバイスとは異なり、広範な電子設計自動化（EDA）と自動論理合成を用いてトランジスタをレイアウトすることで、結果として得られる論理機能の複雑さを増しています。SRAM（スタティック・ランダム・アクセス・メモリ）セルなどの一部の高性能ロジックブロックは、最高の効率を確保するために、今でも手作業で設計されています。
構造化設計
構造化VLSI設計は、カーバー・ミードとリン・コンウェイによって考案されたモジュール型手法であり、相互接続ファブリック面積を最小化することでマイクロチップ面積を節約することを目的としています。これは、アバットメント配線によって相互接続可能な長方形のマクロブロックを繰り返し配置することで実現されます。例えば、加算器のレイアウトを等ビットスライスセルの列に分割することが挙げられます。複雑な設計では、この構造化は階層的なネスト構造によって実現される場合があります。[ 7 ]
構造化VLSI設計は1980年代初頭に人気を博しましたが、配置配線ツールの登場により配線によって多くの面積が無駄になり、ムーアの法則の進展によってそれが許容されるようになったため、その後人気を失いました。 1970年代半ばにハードウェア記述言語KARLを発表した際、ライナー・ハルテンシュタインは「構造化VLSI設計」（当初は「構造化LSI設計」）という用語を作り出しました。これは、手続きのネストによって混沌としたスパゲッティ構造のプログラムを回避するエドガー・ダイクストラの構造化プログラミング手法を反映したものでした。
困難
マイクロプロセッサはテクノロジのスケーリングにより複雑化しており (ムーアの法則を参照)、マイクロプロセッサの設計者は、設計レベルを超えてシリコン後を見据えることを余儀なくされるいくつかの課題に直面しています。
- プロセス変動–フォトリソグラフィ技術が光学の基本法則に近づくにつれ、ドーピング濃度やエッチングされたワイヤにおいて高精度を達成することがより困難になり、変動による誤差が生じやすくなっています。設計者は、チップが製造準備完了と認定される前に、複数の製造プロセスコーナーをシミュレーションするか、システムレベルの技術を用いて変動の影響に対処する必要があります。[ 8 ] [ 9 ]
- より厳格な設計ルール– スケーリングに伴うリソグラフィとエッチングの問題により、レイアウトの設計ルールチェックはますます厳格になっています。設計者は、カスタム回路をレイアウトする際に、増え続けるルールリストを念頭に置く必要があります。カスタム設計のオーバーヘッドは今や限界点に達しており、多くの設計会社が設計プロセスを自動化するために電子設計自動化（EDA）ツールへの移行を選択しています。[ 10 ]
- タイミング／設計収束–クロック周波数が増加するにつれて、設計者はチップ全体にわたってこれらの高周波クロック間のクロックスキューを低く維持し、分配することがより困難になっていることに気づいています。これにより、マルチコアおよびマルチプロセッサアーキテクチャへの関心が高まっています。これは、すべてのコアの計算能力を活用することで、クロック周波数が低くても全体的な速度向上（アムダールの法則を参照）が得られるためです。[ 11 ]
- ファーストパス成功–ダイサイズが縮小（スケーリングによる）し、ウェーハサイズが拡大（製造コストの低下による）するにつれて、ウェーハ1枚あたりのダイ数が増加し、適切なフォトマスクの製造の複雑さが急速に増大します。最新技術のマスクセットは数百万ドルかかることもあります。この一時的な費用は、シリコンのエラーを見つけるために複数の「スピンサイクル」を必要とする従来の反復的な哲学を阻害し、ファーストパスシリコン成功を促進します。この新しい設計フローを支援するために、製造容易化設計（DFM）、テスト容易化設計（DFT）、 X容易化設計（DFT）など、いくつかの設計哲学が開発されています。[ 12 ]
- エレクトロマイグレーション
参照
- 特定用途向け集積回路
- カリフォルニア工科大学コズミックキューブ
- インターフェースロジックモデル
- 半導体製造工場一覧
- ミード・コンウェイVLSIチップ設計革命
- ニューロモルフィックエンジニアリング
- 多結晶シリコン
- システムオンチップ（SoC）
参考文献
- ^ Zorpette, Glenn (2022年11月20日). 「最初のトランジスタの仕組み」 IEEE Spectrum .
- ^ a b「集積回路の歴史」 Nobelprize.org. 2018年6月29日時点のオリジナルよりアーカイブ。2012年4月21日閲覧。
- ^ 「BBC - 歴史 - 歴史上の人物：キルビーとノイス（1923-2005）」 www.bbc.co.uk . 2024年8月10日閲覧。
- ^ O'Regan, Gerard (2016)、O'Regan, Gerard (編)、「集積回路の発明とシリコンバレーの誕生」、コンピューティングの歴史入門：コンピューティングの歴史入門、学部生向けコンピュータサイエンスのトピック、Cham: Springer International Publishing、pp. 93– 100、doi : 10.1007/978-3-319-33138-6_7、ISBN 978-3-319-33138-6
{{citation}}: CS1 maint: ISBNによる作業パラメータ（リンク） - ^ 「1964年：初の商用MOS ICの導入」。コンピュータ歴史博物館。
- ^ヒッティンガー, ウィリアム C. (1973). 「金属酸化物半導体技術」. Scientific American . 229 (2): 48– 59. Bibcode : 1973SciAm.229b..48H . doi : 10.1038/scientificamerican0873-48 . ISSN 0036-8733 . JSTOR 24923169 .
- ^ Jain, BK (2009年8月).デジタルエレクトロニクス - BK Jain著 現代的アプローチ. Global Vision Publishing House. ISBN 978-81-8220-215-3. 2017年5月2日閲覧。
- ^ Wu, Qiang; Li, Yanli; Yang, Yushu; Chen, Shoumian; Zhao, Yuhang (2020年6月26日). 「フォトリソグラフィー技術の発展を導く法則とフォトリソグラフィープロセス設計の方法論」. 2020 China Semiconductor Technology International Conference (CSTIC) . IEEE. pp. 1– 6. doi : 10.1109/CSTIC49141.2020.9282436 . ISBN 978-1-7281-6558-5。
- ^ 「VLSI設計の課題を探る：複雑性を乗り越えて成功へ」 InSemi Tech . 2024年8月10日閲覧。
- ^ワン、ラウン・ターン;チャン、ヤオウェン。チェン・クワンティン（ティム）（2009 年 2 月）電子設計の自動化: 合成、検証、およびテスト。米国カリフォルニア州サンフランシスコ: Morgan Kaufmann Publishers Inc. ISBN 978-0-08-092200-3。
- ^ 「STAのクロックスキュー」 2024年6月23日。 2024年8月10日閲覧。
- ^ Rieger, Michael L. (2019年11月26日). 「VLSIの値スケーリングとリソグラフィの回顧」 . Journal of Micro/Nanolithography, MEMS, and MOEMS . 18 (4) 040902. Bibcode : 2019JMM&M..18d0902R . doi : 10.1117/1.JMM.18.4.040902 . ISSN 1932-5150 .
さらに読む
- Baker, R. Jacob (2010). CMOS: 回路設計、レイアウト、シミュレーション、第3版. Wiley-IEEE. p. 1174. ISBN 978-0-470-88132-3。
- チェン・ワイカイ（2007年）『VLSIハンドブック』ボカラトン、フロリダ州：CRC/Taylor & Francis. ISBN 978-1-4200-0596-7. OCLC 83977431 .
- ミード、カーバー A. ;コンウェイ、リン(1980). 『VLSIシステム入門』 ボストン: アディソン・ウェスレー. ISBN 0-201-04358-0。
- Weste, Neil HE & Harris, David M. (2010). CMOS VLSI設計：回路とシステムの観点、第4版. ボストン: Pearson/Addison-Wesley. p. 840. ISBN 978-0-321-54774-3。
外部リンク
