タイムスロットインターチェンジ（TSI）スイッチは、データをRAMに一定の順序で保存し、異なる順序で読み出すネットワークスイッチです。RAM 、小型ルーティングメモリ、およびカウンタを使用します。他のスイッチと同様に、入力ポートと出力ポートを備えています。RAMは、入力端子から到着したパケットやその他のデータを保存します。
機構
純粋なタイムスロットインターチェンジスイッチでは、物理的な入力と出力はそれぞれ1つずつしかありません。物理的な接続はそれぞれ、スイッチングファブリックに障害が発生する可能性を秘めています。そのため、このスイッチの接続数が限られていることは、大規模なスイッチングファブリックにおいて非常に有用です。なぜなら、このタイプのスイッチングは非常に信頼性が高いからです。このタイプのスイッチの欠点は、信号に遅延が生じることです。
パケット（電話交換機の場合はバイト）が入力されると、交換機はデータをある順序で RAM に格納し、異なる順序で読み出します。交換機の設計はさまざまですが、通常は、繰り返しカウンタが内部クロックで増加します。通常はゼロに戻ります。着信データ用に選択される RAM の位置は、カウンタによってインデックス付けされた小さなメモリから取得されます。これは通常、目的の出力タイムスロットの位置です。カウンタの現在の値によって、現在の出力タイムスロットで転送する RAM データも選択されます。次に、カウンタは次の値に増加します。交換機はアルゴリズムを繰り返し、最終的に任意の入力タイムスロットから任意の出力タイムスロットにデータを送信します。
接続を最小限に抑え、信頼性を向上させるため、スイッチを再プログラムするためのデータは通常、プリント基板内の集積回路群全体を通る1本の配線を介してプログラムされます。ソフトウェアは通常、シフトインされたデータとシフトアウトされたデータを比較し、ICが正しく接続されていることを確認します。ICに入力されるスイッチングデータは二重バッファリングされます。つまり、新しいスイッチ設定がシフトインされ、その後、1つのパルスで接続されたすべてのICに新しい設定が瞬時に適用されます。
制限
タイムスロットインターチェンジ（TSI）スイッチでは、各接続ごとに2回のメモリアクセス（1回は読み出し、もう1回は保存）が必要です。メモリアクセス時間をTとすると、1つの接続につきメモリアクセスに2Tの時間がかかります。接続数がnで、tがn回線の動作時間である場合、
t=2nTとなり、 n=t/2T
となります。
tとnは通常、スイッチングファブリックの高レベルのシステム設計から決定されます。したがって、Tを生み出す技術が、特定のtにおけるnを決定します。また、Tは特定のnにおけるtを制限します。実際のスイッチングファブリックでは、nとtに実際の要件があり、Tは可能な技術によって設定される実際の数値でなければならないため、実際のスイッチではnが任意に大きくなったり、tが任意に小さくなったりすることはできません。
高速スイッチでは、より高価で信頼性の低い2ポートRAMを使用することで、Tからの制限を半分に減らすことができます。これらの設計では、通常、読み取りと書き込みは同時に行われます。RAMスロットへの読み取りと書き込みが同時に試行された場合、スイッチは依然として調停を行う必要があります。これは通常、制御ソフトウェアでそのケースを回避するか、スイッチングファブリック内の接続を再配置することで実現されます。（例：ノンブロッキング最小スパニングスイッチを参照）
慣習的なアプリケーション
パケット交換ネットワークでは、タイムスロット交換スイッチを 2 つの空間分割スイッチと組み合わせて、小規模なネットワーク スイッチを実装することがよくあります。
電話交換機において、タイムスロットインターチェンジスイッチは通常、中央局の交換機におけるスイッチングファブリックの外側層を形成します。タイムスロットインターチェンジスイッチは、近隣地域にサービスを提供する時間多重化されたT-1またはE-1回線からデータを取り込みます。T-1またはE-1回線は、近隣地域にある加入者線インタフェースカード（SLIC）にサービスを提供します。SLICは、現代の有線電話システムにおける外側の空間分割スイッチとして機能します。