トランスリニア回路

トランスリニア回路とは、トランスリニア原理を用いて機能を実行する回路です。これらは、指数関数的な電流電圧特性を示すトランジスタを用いて構成できる電流モード回路です。これには、バイポーラ接合トランジスタ（BJT）や弱反転状態のCMOSトランジスタが含まれます。広義のトランスリニアリティとは、トランスコンダクタンスが電流に対して線形に依存することであり、これは指数関数的な電流電圧特性を持つ部品に発生します。

歴史と語源

トランスリニア（TL）という言葉は、1975年にバリー・ギルバートによって考案されました[1]。これは、BJTの指数関数的な電流-電圧関係を用いた回路を説明するために用いられました[2] [3]。この指数関数的な関係を用いることで、この種の回路は乗算、増幅、べき乗則を実現することができます。バリー・ギルバートはこの回路を説明した際に、トランスリニア原理（TLP）も提唱しました。TLPは、BJTを線形電流増幅器として単純化した見方では不可能だった方法で、これらの回路の解析を可能にしました。TLPは後に、指数関数的な電流-電圧関係に従う他の素子（弱反転状態のCMOSトランジスタなど）も含むように拡張されました[4] [5] 。

トランスリニア原則

トランスリニア原理（TLP）とは、時計回りと反時計回りに同数配置されたトランスリニア素子（TE）を偶数個含む閉ループにおいて、時計回りのTEを流れる電流の積が反時計回りのTEを流れる電流の積に等しい、または ∏ n ϵ C W I n = ∏ n ϵ C C W I n {\displaystyle \,\!\prod _{n\epsilon CW}I_{n}=\prod _{n\epsilon CCW}I_{n}}

TLPは回路素子の指数関数的な電流-電圧関係に依存します。したがって、理想的なTEは次の関係に従います。

I = λ I s e η V / U T {\displaystyle I=\lambda I_{s}e^{\eta V/U_{T}}}

ここで、 は指数関数的スケーリング電流、は への無次元乗数、はゲート-エミッタ電圧への無次元乗数、は熱電圧です。 I s {\displaystyle I_{s}} λ {\displaystyle \lambda } I s {\displaystyle I_{s}} η {\displaystyle \eta } U T {\displaystyle U_{T}} k T / q {\displaystyle kT/q}

回路において、TEは時計回り（CW）または反時計回り（CCW）のいずれかで表されます。エミッタ上の矢印が時計回りを向いている場合はCW TE、反時計回りを向いている場合はCCW TEとみなされます。例を考えてみましょう。

キルヒホッフの電圧法則によれば、からに至るループの周りの電圧は0でなければなりません。言い換えれば、電圧降下は電圧増加と等しくなければなりません。TEのエミッタ-ゲート接続のみを通るループが存在する場合、それをトランスリニアループと呼びます。数学的には、これは次のようになります。 V r e f {\displaystyle V_{ref}} V r e f {\displaystyle V_{ref}}

∑ n ϵ C W V n = ∑ n ϵ C C W V n {\displaystyle \,\!\sum _{n\epsilon CW}V_{n}=\sum _{n\epsilon CCW}V_{n}}

指数関数的な電流-電圧関係のため、TLP は次のようになります。

∏ n ϵ C W I n = ∏ n ϵ C C W I n {\displaystyle \,\!\prod _{n\epsilon CW}I_{n}=\prod _{n\epsilon CCW}I_{n}}

これは事実上、電流が信号として使用されているためです。そのため、電圧は信号の対数であり、対数領域での加算は元の信号（つまり）の乗算に相当します。トランスリニア原理とは、トランスリニアループにおいて、CW TEを流れる電流の積は、CCW TEを流れる電流の積に等しいという法則です。 l o g ( a ) + l o g ( b ) = l o g ( a b ) {\displaystyle log(a)+log(b)=log(ab)}

TLPの詳細な導出と理想的なTE法則のパラメータの物理的な解釈については、[2]または[3]を参照してください。

トランスリニア回路の例

スクエアリング回路

TLPによれば、 となります 。これは、が単位スケーリング電流（つまり、回路の単位元）であることを意味します。これは実質的に となる2乗回路です。この回路は、CW TEとCCW TEが交互に配置される、いわゆる交互トポロジーで設計されています。以下は、同じ回路をスタックトポロジーで示したものです。 ∏ n ϵ C W I n = ∏ n ϵ C C W I n {\displaystyle \,\!\prod _{n\epsilon CW}I_{n}=\prod _{n\epsilon CCW}I_{n}} I y I y = I x I u {\displaystyle \,\!I_{y}I_{y}=I_{x}I_{u}} I u {\displaystyle I_{u}} I x = I y 2 {\displaystyle \,\!I_{x}=I_{y}^{2}}

この回路には、TLPに基づく交互トポロジーと同じ式が適用されます。交互トランスリニアループはタイプA、スタックループはタイプBとも呼ばれます。

この原理を実現する上で難しいのは、電流ベースであるということです。原理に関係する電圧は、ノードN1とN2間の電圧のみです。これらの電位とその他のすべての電位は、トランジスタが順方向バイアスをかけられた状態で電流を流せるようにし、トランジスタが原理に従って動作できるようにする必要があります。ノードN1とN2は、タイプによって異なります。タイプAの場合、ノードはエミッタ接続です。タイプBの場合、ノードは上側BJTのベースと下側BJTのエミッタ接続です。

ベース接続されたトランジスタの各ペアでは、一方のトランジスタのコレクタがダイオード接続でベースに接続され、入力電流がコレクタ電位によって設定されますが、もう一方は同じようにバイアスされない場合があります。

タイプAとタイプBはどちらも同じ数学的機能を実現しますが、違いは少なくとも1つがエミッタ-エミッタ接続である2つのノード間の電圧です。タイプA（交流）では、 2つのエミッタ接続ペアがあり、電圧は各ベース結合ペア内の電流比に関係します。タイプB（スタック型/バランス型）では、ノード電圧は各ペアの2つのベース-エミッタ電圧の合計であり、スタックされた各ベース-エミッタ結合ペア内の電流の積に関係します。したがって、どちらの場合でも電圧を強制する場合は、各ペアに1つずつ、2つの電流が可変である必要があります。

以下のタイプ A (交互ループ) の例では、NMOSFET は負帰還によりエミッタ結合ペアのエミッタ ノード間に適切な微小電圧を許可します。これは、コレクタ/ゲート電圧が高くなると抵抗が下がり、出力 BJT のベース エミッタ電圧が飽和から抜け出すのに十分小さくなるためです。

内部 BJT の 1 つのコレクタ電位は、内部の 2 つの BJT が NMOSFET の低い残留電圧を通じてエミッタ電流を低下させることで、内部の BJT の両方の電流を制御します。

MOSFET は逆ドレイン ソース極性で動作してはならないため、回路が動作できる電流関係またはエミッタ電位が制限されます。

以下にバイアススキームの例を示します。

2象限乗算器

2象限乗算器の設計はTLPを用いることで容易に行えます。この回路の最初の問題は、負の電流値を表現する必要のあることです。指数関係が成り立つためにはすべての電流が正でなければならないため（負の数に対する対数演算は定義されていない）、正の電流は負の電流を表現する必要があります。これは、2つの正の電流を定義し、その差が対象となる電流値となるようにすることで実現できます。

2象限乗数では、が正または負のいずれの値でも成り立つ関係が成り立ちます。 および とします。また、やなどにも注意してください。これらの値を元の式に代入すると となります。これは と言い換えることができます。式の正の部分と負の部分を等しくすることで、トランスリニアループとして直接構築できる2つの式が得られます。 z = x y {\displaystyle \,\!z=xy} x {\displaystyle \,\!x} z = z + − z − {\displaystyle \,\!z=z^{+}-z^{-}} x = x + − x − {\displaystyle \,\!x=x^{+}-x^{-}} x = I x / I u {\displaystyle \,\!x=I_{x}/I_{u}} x + = I x + / I u {\displaystyle \,\!x^{+}=I_{x}^{+}/I_{u}} ( I z + I u − I z − I u ) = ( I x + I u − I x − I u ) ( I y I u ) {\displaystyle \,\!\left({\frac {I_{z}^{+}}{I_{u}}}-{\frac {I_{z}^{-}}{I_{u}}}\right)=\left({\frac {I_{x}^{+}}{I_{u}}}-{\frac {I_{x}^{-}}{I_{u}}}\right)\left({\frac {I_{y}}{I_{u}}}\right)} ( I z + I u − I z − I u ) = ( I x + − I x − ) ( I y ) {\displaystyle \,\!(I_{z}^{+}I_{u}-I_{z}^{-}I_{u})=(I_{x}^{+}-I_{x}^{-})(I_{y})}

I y I x + = I u I z + {\displaystyle I_{y}I_{x}^{+}=I_{u}I_{z}^{+}}

I y I x − = I u I z − {\displaystyle I_{y}I_{x}^{-}=I_{u}I_{z}^{-}}

以下は、目的の方程式と回路のいくつかのバイアス方式を実装する交互ループです。

望ましい方程式を実装するトランスリニア ループ。
ダイオード接続と EP 接続を使用した、交流 TL 2 象限乗算器回路のバイアス方式。
いくつかの現在のソースを統合するバイアス スキーム。

電子回路での使用

TLP は、ベクトル演算回路、 [6] 電流コンベア、電流モード演算増幅器、RMS -DC コンバータなど、さまざまな回路で使用されています。 [7]これは 1960 年代 (Gilbert による) から使用されていますが、1975 年まで形式化されませんでした。[1] 1980 年代には、Evert Seevinck の研究により、トランスリニア回路設計の体系的なプロセスが作成されました。 1990 年に Seevinck は、実質的に 1 次ログ領域フィルタである、コンパンディング電流モード積分器[8]と呼ばれる回路を発明しました。 このバージョンは 1993 年に Douglas Frey によって一般化され、このクラスのフィルタと TL 回路の関係は、動的トランスリニア原理を説明した Jan Mulder らの 90 年代後半の研究で最も明確になりました。 Seevinck によるさらなる研究により、非常に低電力の TL 回路の合成技術が生まれました。[9]この分野における最近の研究では、電圧トランスリニア原理、複数入力トランスリニア要素ネットワーク、フィールドプログラマブルアナログアレイ（FPAA）が開発されました。


参考文献

  1. ^ ab Gilbert, Barrie (1975年1月9日). 「トランスリニア回路：分類案」. Electronics Letters . 11 (1): 14– 16. Bibcode :1975ElL....11...14G. doi :10.1049/el:19750011.
  2. ^ ab リュウ、シーチー;ヨルグ・クレイマー;ジャコモ・インディヴェリ;トビアス・デルブリュック;ロドニー・ダグラス (2002)。アナログ VLSI: 回路と原理。 MITプレス。ISBN 0-262-12255-3。
  3. ^ ab Minch, Bradley A. (2000). 「静的トランスリニア回路の解析と合成」.コーネル大学コンピュータサイエンス技術レポート. CiteSeerX 10.1.1.141.1901 . CSL-TR-2000-1002. 
  4. ^ ギルバート、バリー（1981）、トランスリニア回路（配布資料、pp. 81）
  5. ^ ギルバート、バリー（1999年12月27日）、「トランスリニア回路」、Wiley Encyclopedia of Electrical and Electronics Engineering、John Wiley & Sons、Inc.、doi :10.1002/047134608x.w2302、ISBN 0-471-34608-X
  6. ^ Gilbert, Barrie (1976年5月27日). 「高精度ベクトル差分・ベクトル和回路」. Electronics Letters . 12 (11): 293– 294. Bibcode :1976ElL....12..293G. doi :10.1049/el:19760226.
  7. ^ Ashok, S. (1976年4月15日). 「トランスリニア平方根差二乗回路」. Electronics Letters . 12 (8): 194– 195. Bibcode :1976ElL....12..194A. doi :10.1049/el:19760150.
  8. ^ Seevinck, Evert (1990年11月22日). 「コンパンディング電流モード積分器：連続時間モノリシックフィルタのための新しい回路原理」. Electronics Letters . 26 (24): 2046– 2047. Bibcode :1990ElL....26.2046S. doi :10.1049/el:19901319.
  9. ^ Seevinck, Evert; Vittoz, EA; Du Plessi, M.; Joubert, TH; Beetge, W. (2000年12月). 「最小電源電圧を実現するCMOSトランスリニア回路」. IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing . 47 (12): 1560– 1564. doi :10.1109/82.899656.
Retrieved from "https://en.wikipedia.org/w/index.php?title=Translinear_circuit&oldid=1309595201#2-Quadrant_Multiplier"