UNIVAC 1100/2200シリーズ
UNIVAC 1100/2200シリーズは、1962年にスペリーランド社によって最初に製造されたUNIVAC 1107に始まる、互換性のある36ビットコンピュータシステムのシリーズです。このシリーズは現在もユニシス社によってClearPath Doradoシリーズとしてサポートされています。ソリッドステートの1107のモデル番号は、それ以前の真空管式コンピュータと同じ順序でしたが、初期のコンピュータはソリッドステートの後継機と互換性がありませんでした。[ 1 ]
建築
データ形式
- 固定小数点、整数または分数
- ワード全体 – 36ビット（1の補数）
- ハーフワード – ワードあたり2つの18ビットフィールド（符号なしまたは1の補数）
- 3番目のワード – ワードあたり3つの12ビットフィールド（1の補数）
- クォータワード – ワードあたり4つの9ビットフィールド（符号なし）
- 6番目のワード – ワードあたり6つの6ビットフィールド（符号なし）
- 浮動小数点
- 英数字
命令フォーマット
命令は36ビット長で、以下のフィールドを持つ: [ 5 ] [ 6 ]
- f (6ビット) - 関数指定子（オペコード）、
- j (4ビット) - 部分ワード指定子、Jレジスタ指定子、またはマイナー機能指定子、
- a (4ビット) - レジスタ(A、X、またはR)指定子またはI/O指定子、
- x (4ビット) - インデックスレジスタ(X)指定子、
- h (1ビット) - インデックスレジスタ増分指定子、
- i (1ビット) - 間接アドレス指定子、
- u (16 ビット) - アドレスまたはオペランド指定子。
レジスター
| 住所 | 登録する | コンテンツ | |
|---|---|---|---|
| 000 | 未使用 | 未使用 | |
| 001 | X1 | インクリメント | 修飾子 |
| ... | ... | インクリメント | 修飾子 |
| 013 | X11 | インクリメント | 修飾子 |
| 014 | X12/A0 | 重複（XまたはA） | |
| ... | ... | 重複（XまたはA） | |
| 017 | X15/A3 | 重複（XまたはA） | |
| 020 | A4 | アキュムレータ | |
| ... | ... | アキュムレータ | |
| 033 | A15 | アキュムレータ | |
| 034 | A15+1 | 未割り当て（A） | |
| ... | ... | 未割り当て（A） | |
| 037 | A15+4 | 未割り当て（A） | |
| ... | エグゼクティブ | 保護されたエグゼクティブ | |
| 101 | R1 | スペシャル（R） | |
| ... | ... | スペシャル（R） | |
| 117 | R15 | スペシャル（R） | |
| ... | エグゼクティブ | 保護されたエグゼクティブ | |
| 177 | エグゼクティブ | 保護されたエグゼクティブ | |
高速「汎用レジスタスタック」（UNIVAC 1108およびUNIVAC 1106モデルでは「集積回路レジスタ」）の128個のレジスタは、メモリアドレス0から始まる主記憶の現在のデータ空間にマッピングされます。これらのレジスタには、A、X、R、Jレジスタのユーザーコピーと実行コピー、そして多くの特殊機能実行レジスタが含まれます。
右側の表は、ユーザー レジスタの アドレス ( 8 進数) を示しています。
15個のインデックスレジスタ（X1 ... X15）、16個のアキュムレータ（A0 ... A15）、および15個の特殊機能ユーザーレジスタ（R1 ... R15）があります。4個のJレジスタと3個の「ステージングレジスタ」は、特殊機能Rレジスタの一部を使用します。
興味深い特徴の一つは、最後の4つのインデックスレジスタ（X12 ... X15）と最初の4つのアキュムレータ（A0 ... A3）が重複しているため、これらのレジスタではデータがどちらの方向にも解釈できることです。これにより、メモリアドレスでのみアクセスできる4つの未割り当てアキュムレータ（A15+1 ... A15+4）も生成されます（A15に対するダブルワード命令はA15+1でも動作します）。
真空管マシンは相互互換性がない
UNIVAC 1107以前、UNIVACは1101から1105までのモデル番号を持つ真空管ベースのマシンを複数製造していました。これらのマシンはアーキテクチャとワードサイズが異なり、互いに互換性がなく、1107およびその後継機とも互換性がありませんでした。いずれも真空管を採用し、多くはメインメモリとしてドラムメモリを使用していました。一部のマシンは、後にUNIVAC社に買収され合併されたエンジニアリング・リサーチ・アソシエイツ（ERA） によって設計されました。
UNIVAC 1101、または ERA 1101 は、1950年代に ERA によって設計され、レミントンランド社で製造されたコンピュータシステムでした。商業的に販売されることはありませんでした。[ 7 ]これは海軍プロジェクト 13 (2進数では 1101) の下で開発されました。[ 8 ] UNIVAC 1102、または ERA 1102 は、米国空軍のためにエンジニアリングリサーチアソシエイツによって設計されました。36ビットのUNIVAC 1103 は1953 年に発表され、アップグレードバージョン ( UNIVAC 1103A ) は 1956 年にリリースされました。これはウィリアムズ管の代わりにコアメモリを使用した最初の商用コンピュータでした。UNIVAC 1105は 1103A の後継で、1958年に発表されました。
UNIVAC 1104システムは、1957年にウェスティングハウス・エレクトリック社向けにBOMARCミサイル計画用に製造された1103の30ビット版でした。しかし、1960年代にBOMARCが配備される頃には、より近代的なコンピュータ（ AN/USQ-20のバージョンで、G-40と命名）がUNIVAC 1104に取って代わりました。
UNIVAC 1100互換シリーズ
これらのマシンは共通のアーキテクチャとワードサイズを備えていました。いずれもトランジスタ化された電子回路と集積回路を採用していました。初期のマシンはコアメモリ（1110はメッキワイヤメモリ）を使用していましたが、1975年に半導体メモリに置き換えられました。
1107
UNIVAC 1107 は、1962年10月に発表された Sperry Univac の UNIVAC 1100 シリーズコンピュータの最初のソリッドステート製品でした。レジスタストレージに薄膜メモリを使用していたため、薄膜コンピュータとしても知られていました。アーキテクチャの大きな変更点であり、以前のモデルとは異なり、厳密な2アドレスマシンではなく、最大65,536ワードの36ビットコアメモリを備えた単一アドレスマシンでした。マシンのレジスタは、磁気ストレージよりも高速な形式の薄膜メモリの128ワードに格納されました。4マイクロ秒のメインメモリサイクルごとに6サイクルの薄膜メモリを使用することで、サイクルタイムのペナルティなしにアドレスのインデックス付けを実行できました。販売されたシステムは36台のみでした。
コアメモリは、1つのバンクに16,384ワード（36ビット）で、または2つのバンクに16,384ワード単位で最大65,536ワードまで拡張可能でした。サイクルタイムは4マイクロ秒で、命令アクセスとデータアクセスが2つのバンクで重複する場合の実効サイクルタイムは2マイクロ秒でした。
128ワードの薄膜メモリ汎用レジスタスタック（算術、インデックス、繰り返しの各16ワード、共通レジスタは少数）は、アクセス時間が300ナノ秒で、サイクルタイムは600ナノ秒でした。コアメモリサイクルあたり6サイクルの薄膜メモリと高速加算回路により、現在の命令コアメモリサイクル内でのメモリアドレスのインデックス付けが可能になり、指定されたインデックスレジスタ（16個使用可能）のインデックス値の変更（符号付き上位18ビットを下位18ビットに加算）も可能になりました。16個の入出力（I/O）チャネルは、メモリへの直接接続I/Oメモリロケーションレジスタとして薄膜メモリロケーションを使用しました。未使用の薄膜メモリロケーションからプログラムを実行することはできませんでした。
UNISERVO IIAとUNISERVO III の両方のテープ ドライブがサポートされており、どちらも金属 (UNIVAC I) またはマイラー テープを使用できました。
FH880ドラムメモリユニットは、スプールおよびファイルストレージメディアとしてもサポートされていました。1800 RPMで回転し、約30万ワードの36ビットデータを保存しました。
1107は周辺機器なしで約5,200ポンド（2.6米トン、2.4トン）の重量がありました。[ 9 ]
Univac はバッチ オペレーティング システムEXEC Iを提供しました。Computer Sciences Corporation は、強力な最適化Fortran IVコンパイラ、洗練されたマクロ機能を備えた SLEUTH というアセンブラー、および非常に柔軟なリンク ローダーを提供する契約を結びました。
費用の例
以下は1963年のUNIVAC 1107の予算見積りの例です。[ 10 ]
| 成分 | 番号 | 単価 | 総費用 |
|---|---|---|---|
| Univac 1107 中央処理装置 | 1 | 88万8750ドル | 88万8750ドル |
| 65,536ワードの2バンクコアメモリ | 1 | 79万8750ドル | 79万8750ドル |
| カードリーダー - 600cpm | 1 | 17,500ドル | 17,500ドル |
| カードリーダー制御および同期ユニット | 1 | 83,250ドル | 83,250ドル |
| 高速プリンター - オンライン、600 lpm | 1 | 2万5000ドル | 2万5000ドル |
| 高速プリンタ制御および同期ユニット | 1 | 7万7500ドル | 7万7500ドル |
| ユニサーボII-A | 4 | 2万ドル | 8万ドル |
| Uniservo II-A 制御および同期ユニット | 2 | 7万7500ドル | 15万5000ドル |
| Uniservo II-A電源 | 1 | 25,300ドル | 25,300ドル |
| ユニサーボIII-A | 14 | 3万6500ドル | 51万1000ドル |
| Uniservo III-A 制御および同期ユニット - デュアルチャンネル | 2 | 24万ドル | 48万ドル |
| Uniservo III-A電源 | 2 | 25,300ドル | 50,600ドル |
| 紙テープサブシステム - 中速 | 1 | 32,250ドル | 3万2500ドル |
| FH 880 ドラム - 4,718,592 文字 - 786,432 語 | 2 | 9万2000ドル | 18万4000ドル |
| FH 880 ドラム制御および同期ユニット | 1 | 7万2000ドル | 7万2000ドル |
| コンソールチャネルに接続された追加のテレタイプライター | 2 | 1万ドル | 19,100ドル |
| 合計 | 350万ドル | ||
| テープ | 10,000 | 30ドル | 30万ドル |
| スペアパーツ | 14万5000ドル | ||
1108
1108は1964年7月に導入された。[ 11 ] UNIVAC 1107がレジスタストレージに使用していた薄膜メモリは集積回路に置き換えられた。主記憶には、1107と比較して小型で高速なコアが使用された。[ 12 ]
高速化されたコンポーネントに加えて、ベースレジスタと追加のハードウェア命令という2つの重要な設計上の改良が組み込まれました。2つの18ビットベースレジスタ（1つは命令保存用、もう1つはデータ保存用）は動的な再配置を可能にしました。プログラムがメインメモリにスワップインまたはスワップアウトされると、その命令とデータはリロードされるたびに任意の場所に配置できました。マルチプログラミングをサポートするために、1108は512ワードの分解能を持つ2つのベースレジスタとリミットレジスタを使用したメモリ保護機能を備えていました。1つはIバンクまたは命令バンク、もう1つはDバンクまたはデータバンクと呼ばれていました。プログラムのIバンクとDバンクが異なる物理メモリバンクに配置されると、「オルタネートバンクタイミング」と呼ばれる0.5マイクロ秒のアドバンテージが得られました。1108では、プロセッサ状態レジスタ（PSR）も導入されました。ベースレジスタの制御に加えて、様々なストレージ保護機能を有効にするための様々な制御「ビット」が含まれており、A、X、RレジスタのユーザーセットまたはExecセットの選択を可能にし、ユーザープログラムの「ガードモード」を有効にしました。ガードモードは、ユーザープログラムがExecutive Onlyの「特権」命令を実行したり、プログラムに割り当てられたメモリ以外のメモリ位置にアクセスしたりするのを防ぎました。[ 13 ]
1108の追加ハードウェア命令には、倍精度演算、ダブルワードロード、ストア、比較命令が含まれていました。プロセッサは、周辺機器用に最大16個の入出力チャネルを持つことができました。1108 CPUは、128ワード（200オクタル）のICR（統合制御レジスタ）スタックを除き、すべて個別のコンポーネントロジックカードで実装されていました。各カードには55ピンの高密度コネクタが備わっており、マシンワイヤラップバックプレーンに接続されていました。さらに、手作業で施されたツイストペア配線により、タイミングに敏感なバックプレーン接続、マシンワイヤラップバックプレーン間の接続、CPUキャビネット下部のI/Oチャネルコネクタパネルへの接続が実現されました。ICR（統合制御レジスタ）スタックは、1107の薄膜レジスタに代わる「新しい」集積回路技術で実装されました。ICRは128個の38ビットで構成され、アクセスごとにハーフワードのパリティビットが計算され、チェックされます。 ICRは論理的には最初の128個のメモリアドレス（8進数で200）に相当するが、CPU内に内蔵されていた。コアメモリは1台または複数の独立した筐体に収容され、2つの独立した32Kモジュールで構成され、合計64Kの38ビットワード（36ビットのデータと18ビットのハーフワードごとに1つのパリティビット）を記憶する。コアメモリの基本サイクルタイムは750nsで、補助回路は1108 CPUと同じ回路カード/バックプレーン技術で実装されていた。
1965年に最初のUNIVAC 1108システムが納入され始めた頃、スペリーランド社はUNIVAC 1108 II（別名UNIVAC 1108A）を発表しました。このシステムはマルチプロセッシングをサポートし、最大3つのCPU、合計262,144ワードのメモリバンク4つ、そして独立した2つのプログラマブル入出力コントローラ（IOC）を搭載していました。全ての処理がビジー状態の場合、CPUで3つのプログラムが実行され、IOCで2つの入出力プロセスが実行され、合計5つの処理が同時に実行可能でした。CPU間の同期を確保するために 、テスト・アンド・セット命令が新たに追加されました。
1964 年の内部調査では、販売できるのは約 43 台のみであると示されましたが、合計で 296 台のプロセッサが製造されました。
1108 II、または1108Aは、シリーズ初のマルチプロセッサマシンであり、3つのCPUと2つのIOC（入出力制御ユニット）まで拡張可能でした。これをサポートするため、最大262,144ワード（4キャビネット）の8ポートメインメモリを搭載していました。CPUごとに独立した命令パスとデータパス、IOCごとに1つのパスが設けられていました。メモリは65,536ワードの物理バンクで構成され、各バンクには奇数ポートと偶数ポートが別々に用意されていました。命令セットは1107と非常に類似していましたが、マルチプロセッサ同期用の「Test and Set」命令など、いくつかの追加命令が含まれていました。1108の一部モデルでは、ワードを4つの9ビットバイトに分割する機能を実装し、ASCII文字を使用できるようにしました。ほとんどの1108A構成は、1つまたは2つのCPU（それぞれ8つまたはオプションで16つの36ビット並列I/Oチャネル）と、2つまたは3つの64Kコアメモリキャビネットで構成されていました。 3CPUシステムと4コアメモリキャビネットは、コスト上の理由から例外でした。IOCは独立したキャビネットで、8チャネルまたは（オプションで）16チャネルの追加I/Oチャネルを搭載し、非常に大規模なマスストレージ要件を持つ構成をサポートしました。IOCはごく少数しか生産されず、主な顧客はユナイテッド航空（UAL）でした。
UNIVACアレイプロセッサ（UAP）は、IOCよりもさらに少数生産されました。これは、1108Aシステム向けにカスタム設計されたスタンドアロンの数値演算コプロセッサでした。UAPは、最も基本的なレベルでは、4つの1108A演算ユニットと関連する制御回路で構成され、1108A CPUとほぼ同一のスタンドアロン筐体に収められていました。UAPは、物理的にも論理的にも2つの1108Aマルチプロセッサシステムの間に配置されました。UAPは、2つの独立した1108Aシステムの4つの65Kコアメモリ筐体に直接アドレス指定し、インターフェイス接続することができました。UAPは、高速フーリエ変換（FFT）をはじめとする、数多くのアレイ処理命令を実行できました。簡単に言えば、1108A CPUの1つがデータ配列をコアメモリに移動し、実行する関数とデータ配列のメモリアドレスを含む命令パケットを標準I/Oチャネルを介してUAPに送信します。[ 14 ] UAPはCPUから完全に独立して操作を実行し、操作が完了するとI/Oチャネルを介して元のCPUに「割り込み」ます。シェル石油会社、デジテック（カルガリー）、ガルフカナダ（カルガリー）向けに、ごく少数のUAPが製造されました。設置されたUAPは地震データの処理に使用されました。
スペリーランド社がコアメモリを半導体メモリに置き換えた際、同じマシンがUNIVAC 1100/20としてリリースされました。この新しい命名規則では、最後の数字はシステム内のCPUの数を表します（例：1100/22は2つのCPUを搭載したシステムです）。
1106
1107および初期の1108マシンは、工学／科学計算コミュニティを対象としており、1100シリーズユーザーグループはUNIVAC Scientific Exchange（USE）と名付けられました。オペレーティングシステムはバッチ処理指向で、FORTRANと（それよりははるかに少ないものの）ALGOLが最も広く使用されていました。商用コンピューティング市場が成熟するにつれ、これらのオペレーティングシステムは、アプリケーションが一般的にCOBOLで記述されるビジネスコンピューティングの需要の高まりに対応できなくなりました。UNIVACは、この市場の変化に1108AマルチプロセッサシステムとEXEC 8オペレーティングシステムで対応しました。工学および科学計算プログラムはしばしば「計算バウンド」（つまり、CPUとコアメモリ全体を使用する）であるのに対し、一般的にCOBOLで記述されるビジネスアプリケーションは、ほとんどの場合「I/Oバウンド」（つまり、I/O操作の完了を待つ）でした。 EXEC 8オペレーティングシステムのインストルメンテーションでは、1108Aマルチプロセッサ構成において、CPUが最大50%の時間「アイドルループ」状態にあることが示されました（下記注参照）。これらのアプリケーションではCPUパフォーマンスは問題にならないため、急速に成長する商用ビジネス市場に対応するために、低価格で低パフォーマンスのシステムを開発することは商業的に理にかなった選択でした。
UNIVAC 1106 は 1969 年 12 月に発表され、物理的にも命令セットにおいても UNIVAC 1108 と全く同一であった。1108 と同様にマルチプロセッサ対応であったが、2 つ以上の CPU が搭載されたことはなく、IOC もサポートしていなかったようである。実際、1108A CPU と 1106 CPU の唯一の違いは、タイミング カードの数だけであった。コストを低く抑えるため、1106 CPU は 4 ワード チャネルという少ない数で注文できた。つまり、チャネル 15 (最も番号が大きいチャネル) は 1106 システムと 1108 システムの両方で常にオペレータ コンソール専用であったため、周辺サブシステムに使用できる I/O チャネルは 3 つだけであった。UNIVAC 1106 の初期のバージョンは、単純に半分の速度の UNIVAC 1108 システムであった。その後、Sperry Univac は UNIVAC 1108 のものより本質的に遅くて安価な別のメモリ システムを使用しました。Sperry Univac は 1106 システムで合計 338 個のプロセッサを販売しました。
Sperry Rand がコアメモリを半導体メモリに置き換えたとき、同じマシンがUNIVAC 1100/10としてリリースされました。
- 注: EXEC 8 アイドルループ – CPU に実行可能なタスクがない場合（通常は I/O 操作の完了を待機している場合）に「アイドルループ」に入ります。簡単に説明すると、CPU は ICR スタック（メモリアドレスの最初の 0200 番地）を同じアドレスにブロック転送（オペコード 022）します。ICR スタックは CPU に内蔵されているため、コアメモリサイクルの使用が最小限に抑えられ、アクティブな CPU と IOC に解放されます。
1110
UNIVAC 1110 はシリーズの 4 番目の製品であり、1972 年に導入されました。
UNIVAC 1110 では、マルチプロセッシングのサポートが強化されました。16 ウェイのメモリ アクセスにより、最大 6 つの CAU (コマンド演算ユニット、CPU の新しい名前。CAU には I/O 機能がなくなったため、このように呼ばれています) と 4 つの IOAU (入出力アクセス ユニット、I/O チャネル プログラムを実行する独立したユニットの名前) が可能になりました。1110 CAU は、メモリ アドレス範囲を 18 ビット (1108 および 1106) から 24 ビットに拡張し、最大 1600 万ワードのアドレス指定可能なメモリを可能にしました。1108/1106 システムで使用されていたコア メモリは、より高速なメッキ ワイヤ メモリに置き換えられました。各メモリ キャビネットには、8 つの独立した 8K メッキ ワイヤ メモリ モジュール (キャビネット全体で 64K) が含まれていました。1108/1106 と同様に、システムごとに最大 4 つの 64K キャビネットがありました。 1110には、メインストレージを拡張するために「デイジーチェーン」接続でアクセスできる「拡張メモリ」キャビネットも搭載されていました。1108の64Kコアメモリキャビネットを拡張ストレージとして利用することもできましたが、ほとんどのシステムでは、1106システムのより大容量で安価な131Kメモリキャビネットが使用されていました。拡張メモリキャビネットは最大8台まで搭載可能で、最大100万ワードの拡張ストレージを収容できました。1110のCAUおよびIOAUからの物理的な接続とアドレス変換を行うために、メモリキャビネットのペアごとにESC（拡張ストレージコントローラ）が必要でした。
1110システムの最小構成は、CAU 2基とIOAU 1基でした。最大構成である6x4はNASAでのみ使用されました。1110 CAUは、UNIVACが設計した最初のパイプライン型プロセッサでした。CAUは、任意の時点で最大4つの命令を様々な実行ステージに配置できました。IOAUはCAUから物理的にも論理的にも完全に分離されており、様々なメインメモリモジュールおよび拡張メモリモジュールへの独自のアクセスパスを備えていました。これにより、I/O操作は計算操作から独立し、CAUからメモリサイクルを「奪う」ことがなくなりました。IOAUは、8基（オプションで16基または24基）の1108/1106互換36ビットワードチャネルと、ハードウェアメンテナンスパネルを備えていました。1110システムの典型的な写真やイラストには、CAUキャビネットにインジケータランプがないため、IOAUメンテナンスパネルが描かれていました。 IOAUメンテナンスパネルは、1つまたは2つの関連するCAUのさまざまなCAUレジスタを表示できました。1110 CAUでは、「バイト命令」の命令セットの拡張も導入されました。[ 15 ] 1110システムの主要コンポーネントであるCAU、IOAU、メインメモリキャビネットは、1108/1106と同じ55ピン高密度カードコネクタとマシンワイヤラップバックプレーンを使用して設計されました。旧システムで使用されていたディスクリートコンポーネントロジックは、トランジスタ-トランジスタロジック（TTL）集積回路に置き換えられました（以下の注を参照）。CAUは非常に複雑なユニットで、1,000枚以上のカードを使用していました。
Sperry Rand がメッキワイヤメモリを半導体メモリに置き換えたとき、同じマシンがUNIVAC 1100/40としてリリースされました。この新しい命名規則では、最後の数字はシステム内のCPUの数を表しています。1100/40 は新しいメインメモリキャビネットを使用し、8K のメッキワイヤメモリモジュールを 16K のスタティック RAM モジュール (1024x1 ビットのスタティック RAM チップに基づく) に置き換えて、キャビネットあたり合計 131K になりました。これにより、メインメモリを最大 524K まで拡張できました。1110 と同様に、1100/40 CAU には 4 つのベースレジスタとリミットレジスタがあったので、プログラムは 4 つの 64k バンクにアクセスできました。プログラムの準備時にバンクが固定されるのではなく、プログラムがバンクの内容を変更できるようにするための新しい命令が追加されました。
Sperry Rand は、合計 1,110 システムに 290 個のプロセッサを販売しました。
注: 1110 (1100/40) CAU、IOAU、およびメイン メモリ キャビネットで使用されている TTL 集積回路は、セラミック 14 ピンDIPで、ピン 4 と 10 はそれぞれ +5 ボルトとグランドでした。これは 1969 年当時の最先端技術でした。
#3007500 - 集積回路 - IC32、六角インバータ #3007501 - 集積回路 - IC33、クアッド2入力NAND #3007502 - 集積回路 - IC34、トリプル3入力NAND #3007503 - 集積回路 - IC35、分割出力付きデュアル4入力NAND #3007504 - 集積回路 - IC36、分割出力付き8入力NAND #3007505 - 集積回路 - IC37、クワッド 2 入力 NOR #3007506 - 集積回路 - IC38、デュアル AND-OR インバータ - 2 ワイド OR、2、2 入力 AND、分割出力付き #3007507 - 集積回路 - IC39、セット、オーバーライド、リセット機能付きトリプルフリップフロップ #3007508 - 集積回路 - IC40、デュアルフリップフロップ、「D」タイプ #3007509 - 集積回路 - IC41、AND-ORインバーター - 4ワイドOR、2、2、3、4入力AND #3007603 - 集積回路 - IC50、クワッド 2入力ラインドライバ 「3」で始まる部品番号は、ペンシルバニア州フィラデルフィアの Univac Blue Bell で発行されました。 「4」で始まる部品番号はミネソタ州ローズビル（セントポール）の拠点で生産されました。 購入したコンポーネント グループは Blue Bell にありました。
半導体メモリシリーズ
1975 年、スペリー ユニバックは、磁気コアの代わりに半導体メモリを搭載した新しいシリーズのマシンを導入しました。新しい命名規則は次のとおりです。
アップグレードされた1106はUNIVAC 1100/10と呼ばれました。この新しい命名規則では、最後の数字はシステム内のCPUまたはCAUの数を表します。例えば、2プロセッサの1100/10システムは1100/12と呼ばれます。アップグレードされた1108はUNIVAC 1100/20と呼ばれました。
アップグレードされた 1110 がUNIVAC 1100/40としてリリースされました。最大の変更点は、タイプ 7015 64K メッキワイヤ メモリ キャビネットを新しいタイプ 7030 131K ソリッド ステート (スタティック RAM ) メモリ キャビネットに置き換えたことです。これにより、主記憶装置を最大 262K から最大 524K に拡張できました。タイプ 7030 主メモリ キャビネットには、まだ 8 つの独立したメモリ モジュールが含まれていましたが、それぞれ 8K ではなく 16K (38 ビット ワード、36 データ、2 パリティ) になりました。タイプ 7013 131K コア メモリ キャビネット (元々は後の 1106 システムで主記憶装置として使用されました) も、Intel 1103A DRAMに基づくソリッド ステート メモリ キャビネットに置き換えられました。
UNIVAC 1100/80は1979年に導入されました。1100システムと494システムを統合することを目的としていました。1100/10、1100/20、1100/40と同様に、最後の数字はシステム内のCAU数を表しています。
1100/80 では、高速キャッシュメモリである SIU (ストレージインターフェイスユニット) が導入されました。SIU には 8K または (オプションで) 16K の 36 ビットワードのバッファメモリが搭載され、論理的かつ物理的に CAU/IOU と (より大容量で低速な) メインメモリユニットの間に配置されていました。1100/80 システムの最初のバージョンは、最大 2 つの CAU と 2 つの IOU まで拡張可能でした。後のバージョンでは、4 つの CAU と 4 つの IOU まで拡張可能になりました。更新された 1100/80 の SIU コントロールパネル (上図) は、大規模なマルチプロセッサ構成を、それぞれ別のオペレーティングシステムを持つ完全に独立したシステムに論理的かつ物理的に分割することができました。CAU は、36 ビットの 1100 シリーズ命令と 30 ビットの 490 シリーズ命令の両方を実行できました。 CAU には、アドレス指定可能なメモリの最初の 128 ワードに、以前の世代の 1100 シリーズ マシンと同じ基本レジスタ スタックが含まれていましたが、これらのレジスタはシステムの残りの部分と同じ ECL チップを使用して実装されていたため、レジスタでは書き込み/読み取りごとにパリティを生成/チェックする必要はありませんでした。IOU (入出力ユニット) はモジュール設計で、さまざまなチャネル モジュールで構成して、さまざまな I/O 要件をサポートできました。ワード チャネル モジュールには、4 つの 1100 シリーズ (並列) ワード チャネルが含まれていました。ブロック マルチプレクサ モジュールとバイト チャネル モジュールを使用すると、それぞれ高速ディスク/テープ システム、低速プリンタなどを直接接続できました。制御/保守パネルは SIU 上にあり、システムには BC/7 (ビジネス コンピュータ) をベースとしたミニコンピュータが保守プロセッサとして組み込まれていたため、インジケータとボタンは最小限に抑えられました。これは、マイクロコードのロードや診断に使用されました。 CAU、IOU、SIUの各ユニットは、高密度多層PCボード上にエミッタ結合ロジック（ECL）を用いて実装されました。ECL回路は+0Vと-2VのDC電圧を使用し、CAUには50Aの-2V電源が4つ必要でした。大規模なDC電源を削減するため、電源周波数は400Hzとしました。400Hz電源はモーター/オルタネータから供給されました。これは、ソリッドステートの400Hzインバータが利用可能であったものの、システムの稼働時間要件を満たすほど信頼性が高くなかったためです。
1100/84マルチプロセッサ4x2システム（2つのクラスタ（2つの独立したシステムに分割可能））、CPUキャビネット4台、IOUキャビネット2台、SIUバッファストレージユニット2台（各16Kワード）、メインメモリ（バックアップストレージ）4台（4つのキャビネットに2,096Kワード）、システムメンテナンスユニット（SMU）2台、モーターオルタネータ2台、トランジションユニット1台、システムコンソール2台で構成され、1980年10月時点の定価は5,414,871ドルでした。この構成は、月額127,764ドルでレンタル、または月額95,844ドルでリース（5年間）することができました。この構成の月々の保守費用は10,235ドルでした。大企業や政府機関の顧客向けには、定価を割引することが一般的でした。
UNIVAC 1100/60 は1979 年に導入されました。これは、1108/1106 ベースの 1100/10 および 1100/20 システムに代わるものです。
1100/60システムは、シングルプロセッサ構成の1100/61（モデルC1）とデュアルプロセッサ構成の1100/62（モデルH1）の両方で提供されました。これは、スペリー・ユニバック社がカスタム設計したマイクロプロセッサ集積回路を使用して実装されました。CPUキャビネットには、主記憶（CPUあたり524K～1048Kワード）、オプションの半導体バッファ記憶（CPUあたり最大8Kワード）、および入出力ユニット（IOU）が収容されていました。IOU（オプション）は、ブロックチャネルとワードチャネルの両方をサポートしていました。また、診断テストとシステムコンソールサポート用のシステムサポートプロセッサも搭載されていました。[ 16 ]
1100/62 モデル E1（アップグレード版）は、中性能マルチプロセッサ・コンプレックスで、2KBバッファストレージを備えたCPU 2基、ブロックマルチプレクサ1基を備えたIOU 2基、ワードチャネルモジュール1基（4チャネル）、1048KBの主ストレージ、システムサポートプロセッサ2基、システムコンソール2基、メンテナンスコンソール1基を搭載し、1980年3月に889,340ドルで販売されました。この構成は、月額21,175ドルでレンタル、または5年間リース（月額16,780ドル）が可能でした。この構成の月間メンテナンス料金は3,000ドルでした。1100/80システムと同様に、大規模顧客や政府機関向けには割引が一般的でした。
UNIVAC 1100/70は1981年に導入されました。この技術は1100/60設計のアップグレード版であり、1110ベースの1100/40システムに取って代わりました。
UNIVAC 1100/90は1982年に発売されました。1100/80と同様に、最大4基のプロセッサと4基のI/Oユニットを搭載可能でした。1100シリーズの中で最大かつ最終モデルであり、液冷式を採用した唯一のシステムでした。
Sperry Integrated Scientific Processor [ 17 ] (ISP)は1100/90の付属品です。
SPERRY 2200シリーズ
1983 年、スペリー社は自社製品に UNIVACという名称を使用することを中止しました。
- SPERRY 2200/100は1985年に発売されました。
- SPERRY統合科学プロセッサ[ 18 ]は1985年に導入された
Unisys 2200シリーズ
1986年、スペリー・コーポレーションはバローズ・コーポレーションと合併してユニシスとなり、この社名変更はその後システム名にも反映されました。以下に挙げる各システムは、類似した特性とアーキテクチャを持つファミリーに属しており、ファミリーのメンバーはそれぞれ異なるパフォーマンスプロファイルを備えています。
- ユニシス2200/200は1986年に導入された[ 19 ]
- Unisys 2200/400は1988年に導入されました
- Unisys 2200/600は1989年に導入された[ 20 ]
- Unisys 2200/100は1990年に導入されました
- ユニシス 2200/500 1993年に導入[ 21 ]
- Unisys 2200/900は1993年に導入されました
- Unisys 2200/300は1995年に導入されました
- 1996年に導入されたUnisys ClearPath IX4400
- 1997年に導入されたUnisys ClearPath IX4800
- Unisys 2200/3800は1997年に導入されました
- Unisys ClearPath IX5600は1998年に導入されました。
- 1998年に導入されたUnisys ClearPath IX5800
- 1999年に導入されたUnisys ClearPath IX6600
- Unisys ClearPath IX6800は1999年に導入されました。
- ユニシス ClearPath Plus CS7800は2001年に導入されました[ 22 ]（2003年にDorado 180に改名されました）[ 23 ]
- ユニシス ClearPath Plus CS7400は2002年に導入され（2003年にDorado 140に改名された）[ 23 ]
- Unisys ClearPath Dorado 100は2003年に導入されました。
- Unisys ClearPath Dorado 200は2005年に導入されました。
- Unisys ClearPath Dorado 300は2005年に導入されました。
- ユニシス ClearPath Dorado 400 は2007年に導入されました[ 24 ]
- Unisys ClearPath Dorado 4000は2008年に導入されました
- Unisys ClearPath Dorado 700は2009年に導入されました
- Unisys ClearPath Dorado 4100は2010年に導入されました。
- ユニシス ClearPath Dorado 800 は2011年に導入されました[ 25 ]
- Unisys ClearPath Dorado 4200は2012年に導入されました
- ユニシス ClearPath Dorado 4300 は2014年に導入されました[ 26 ]
- Unisys ClearPath Dorado 6300は2014年に導入されました
- ユニシス ClearPath Dorado 8300 は2015年に導入されました[ 27 ]
Unisys ClearPath IX シリーズ
1996年、UnisysはClearPath IXシリーズを発表しました。ClearPathマシンは、1100/2200アーキテクチャ（ClearPath IXシリーズ）またはBurroughs大規模システムアーキテクチャ（ClearPath NXシリーズ）のいずれかを実装した共通プラットフォームです。CPUはASICとして実装されており、それ以外はすべて共通です。このアーキテクチャには、IX（1100/2200）CPUとNX（Burroughs大規模システム）CPUに加えて、Xeon（そして短期間Itanium）CPUも搭載されていました。Unisysの目標は、1100/2200の顧客がより近代的なアーキテクチャにスムーズに移行できるようにすることでした。
展開
トロント大都市圏自治体向けに設計された交通管制システム (1964 年) は、車両の動きを自動的に分析するために UNIVAC 1107 に接続された交通信号と交通検知器のネットワークでした。
スウェーデンはUNIVAC 418のフロントエンドであるUNIAVAC 1106を使用して、国の車両登録データベースを実装しました。[ 28 ]このシステムは1973年から1981年まで1106プラットフォーム上で稼働していました。
1979年3月、このシステムは以下で構成されていました。[ 29 ]
- 2 x 1106-II
- 2 x 196KWメモリ
- 磁気テープユニット 12 個
- 警察および需要端末ユーザー向けの通信プロセッサ C/SP 2 台
- 9 x FASTRAND-IIIドラム（ドラムあたり1億9,800万文字）
- 郡議会およびテレックス端末用のフロントエンド UNIVAC 418-II 2 台 (CRT 347 台 / テレックス 400 台)
- FH1782ドラム×2（ドラムあたり12.5m文字）
- 9 x 8433 ディスク (ドライブあたり 205 万文字)
- 10 x 8440 ディスク (ドライブあたり 117 百万文字)
- カードリーダー x 1
- ライン プリンター x 2 (0770 および 0758) - 1,200 行/分
1981年にUNIVAC 1100/60プラットフォームにアップグレードされました。[ 30 ]その後、長年にわたりUNISYS XPC-L [ 31 ]以降のモデルにアップグレードされました。
1971年、ウィスコンシン大学マディソン校のマディソン学術計算センターは研究と教育の目的でUNIVAC 1108を使い始めました。[ 32 ]
参照
- UNIVAC製品一覧
- Unisys OS 2200 オペレーティング システム
- Unisys 2200シリーズのシステムアーキテクチャ
- IBM 7090 1950 年代後半の IBM の最高級 36 ビット コンピュータ シリーズ。
参考文献
- ^ランドストロム、デイヴィッド (1987). 『ユニバック出身の少数の善人』 MIT出版. p. 6. ISBN 0262121204。
- ^ Walker, John (1996年8月6日). 「UNIVAC 1100シリーズ FIELDATAコード」 . UNIVAC Memories . 2016年5月22日時点のオリジナルよりアーカイブ。 2016年5月22日閲覧。
- ^ Jennings, Thomas Daniel (2020-02-05) [1999]. 「ASCII文字コードの注釈付き歴史：情報浸透のための米国標準コード」 . sensitive research (SR-IX) . 2022年6月1日閲覧。
- ^ Mackenzie, Charles E. (1980). Coded Character Sets, History and Development (PDF) . The Systems Programming Series (第1版). Addison-Wesley Publishing Company, Inc. p. 64. ISBN 978-0-201-14460-4. LCCN 77-90165 . 2016年5月26日時点のオリジナルよりアーカイブ（PDF） . 2019年8月25日閲覧.
- ^ 「Univac 1107 中央コンピュータ」(PDF)。Univac、1961年11月。第3章「データ、制御、および命令語」。
- ^ 「Sperry Univac 1100/80 システムプロセッサおよびストレージプログラマリファレンス」（PDF） . Sperry Univac. 1977. セクション4.2 制御セクション.
- ^ George Gray (1999年6月). 「エンジニアリング・リサーチ・アソシエイツとアトラス・コンピュータ（UNIVAC 1101）」 . Unisys History Newsletter . 3 (3). 2017年9月13日時点のオリジナルよりアーカイブ。
- ^ランドストロム、デイヴィッド (1987). 『ユニバック出身の少数の善人』 MIT出版. p. 6. ISBN 0262121204。
- ^中央コンピュータ、電力制御センター、オペレータコンソール、コアメモリの重量（65,000語）
- マーティン・H・ウェイク（1961年3月）。「ユニバック1107」。エド・セレン.org。国内電子デジタル計算システムの第 3 回調査。
- ^米国議会下院歳出委員会（1963年）。国務省、司法省、商務省、司法機関、および関連機関による1964年度歳出：商務省。下院歳出委員会小委員会公聴会、第88議会第1会期。米国政府印刷局。609ページ。
- ^ 「UNIVAC 1106 & 1108」(PDF) . Datapro . 1970年9月.
- ^ 「CS451 - 第9章：Sperry Rand第三世代コンピューター」（PDF）rmarsh.cs.und.edu . 2019年9月5日時点のオリジナル（PDF）からのアーカイブ。
- ^「4.6 実行システムの制御機能」UNIVAC 1108システム説明（PDF） UNIVAC。
- ^「2.4 Univacアレイプロセッサ」。UNIVAC 1108システム説明（PDF）。UNIVAC。
- ^「3.6.14 文字命令」UNIVAC 1110 システム説明書(PDF) . UNIVAC.
- ^スペリー・ユニバック1100/60 事実と数字、U6313、7905
- ^統合科学技術プロセッサシステムプロセッサおよびストレージリファレンス(PDF) . Sperry. 1986年4月. UP-11006.
- ^ 「SPERRY統合科学プロセッサシステムの事実と数字」（PDF） . bitsavers.org . 2023年10月23日閲覧。
- ^ "Computerworld" . IDG Enterprise. 1986年10月13日. 2023年10月23日閲覧。
- ^ 「新しいユニシスコンピュータの登場が予想される（1988年発行）」 1988年9月19日。
- ^ CBRスタッフ記者（1993年9月13日）。「UNISYS、CMOSに切り替えて2200メインフレームを安価に」 Tech Monitor。
- ^ 「UnisysがClearPath Plusサーバーを発表」 esj.com Enterprise Systems Journal 2001年4月24日2015年6月10日閲覧。
- ^ a b Swoyer, Stephen (2003-05-20). 「Unisys、新型メインフレームシステムを宣伝」 . esj.com . Enterprise Systems Journal . 2015年6月10日閲覧。
- ^ 「ClearPath次世代サーバアーキテクチャがOS 2200でデビュー」。Unisys ClearPath Connectionアーカイブ。Unisys。2008年1月。 2015年6月9日閲覧。
- ^ Morgan, Timothy Prickett (2011年5月10日). 「Unisys、ClearPathメインフレームの大型化を加速」 . www.theregister.co.uk . TheRegister . 2015年6月9日閲覧。
- ^ Bryant, Christian (2014年6月20日). 「UnisysのClearPath製品ラインにIntelベースのメインフレームが追加」 . Tom's IT Pro. 2015年5月4日時点のオリジナルよりアーカイブ。 2015年6月9日閲覧。
- ^ Diana, Alison (2015年5月20日). 「新しいUnisys ClearPathシステムはメインフレーム製品を上回る」 . www.enterprisetech.com . EnterpriseTech . 2015年6月9日閲覧.
- ^ 「Computerworld: Twin 418s, 1106s Coordinate Swedish Automobile Data Base」 IDG Enterprise、1974年9月4日。 2024年5月10日閲覧。
- ^ “Bild på utrustningen” . Datamuseet (スウェーデン語)。 2015 年 6 月 12 日。2024 年5 月 10 日に取得。
- ^ “痛ましいav 1100/60 1981” . Datamuseet (スウェーデン語)。 2015 年 6 月 12 日。2024 年5 月 10 日に取得。
- ^ "Extended Processing Cabinett, XPC" . Datamuseet (スウェーデン語). 2019年2月1日. 2024年5月10日閲覧。
- ^ 「マディソン・アカデミック・コンピューティング・センター（MACC）」 .情報技術部門（DoIT）の歴史. 2024年5月29日. 2024年9月18日時点のオリジナルよりアーカイブ。 2025年10月2日閲覧。
外部リンク
