 |
Xetal は、 Philips Research 内で開発された非商用の超並列プロセッサファミリの名前です。
背景
Xetalは1999年にフィリップス研究所で研究者のKleihorst、Abbo、およびVan der AvoirdがCMOSイメージセンサーと強力な画像処理ロジックを組み合わせる可能性を調査したときに考案されました。CMOSイメージセンサーは（CCDセンサーとは異なり）プロセッサと同じ製造プロセスを使用して生産できるため、両方を1つの集積回路（IC）に組み合わせることができます。イメージセンサーと画像処理を同じダイに組み合わせることで、各ピクセルに専用の画像処理ロジックがあるレベルまで画像処理を並列化することが本質的に可能になります。このような設計では、イメージセンサーはICの上位層にあり、画像処理は下位層で行われるため、画像データは外部ピンやワイヤではなく、ある層から別の層に転送されます。さらに、画像処理アルゴリズムには固有の並列性があります。多くのアルゴリズムは、すべてのピクセルに対して同じ処理を行います。したがって、画像処理は、 SIMDアーキテクチャを使用した超並列アプローチに適した領域です。超並列処理は新しいアイデアではありませんが(以前の例としてはILLIAC IVやGoodyear MPPなどがあります)、Xetal 1はこのアプローチを画像処理に適用した最初のものの 1 つです。
初期設計
最初の設計では、 QVGAイメージ センサーとラインベースのA/D 変換を組み合わせた。この設計では、センサーのアナログ ピクセル値が (ピクセルごとではなく) ラインごとに変換された。ラインごとに 320 個の A/D コンバータがあった。各 A/D コンバータは、画像処理専用の処理要素 (PE) に接続されている。この並列設計により、320 ピクセルの完全なラインを基本的に 1クロック サイクルで処理できるようになった。この並列性はメモリ アーキテクチャにも適用され、各処理要素は、いわゆる/Line メモリのピクセルにアクセスできた。この設計のシミュレーションにより、チップのデジタル (PE) 部分が A/D コンバータでノイズの原因となることが判明した。その上、当時の CMOS センサーは、3 つの金属層を使用する 350 nmプロセスで製造されていた。アーティファクトの原因となるセンサー表面の高さのばらつきを制限するために、層数は少なかった。ディスクリート ロジックでは、 180 nm プロセスの方が一般的だった。また、より多くの層が使用されていた。そのため、CMOSセンサーと画像プロセッサの開発は独立して継続されました。
ゼタール1
こうして生まれた画像プロセッサが、2001年に初めて製造されたXetal 1です。180nmプロセスで製造され、320個のPEと16ラインメモリを備え、18MHzで動作するように設計されました。各PEはクロックサイクルごとに1つの演算を実行できるため、このクロック速度での生の性能は5.7GOPS（1秒あたり10 9演算）です。その結果、毎秒15フレームで動作するQVGA解像度のCMOS画像センサと組み合わせると、Xetal 1は実質的にピクセルあたり5000演算を実行できます。テスト中に、Xetal 1は最大38MHzまでクロックアップできることが判明しました。これは元の仕様の2倍以上であり、生の性能は12 GOPSを超えます。さらに、この性能を非常に低い消費電力（1～2ワット）で達成しました。すぐに、このレベルの性能があれば、画像処理以外の多くのことも可能になることが分かりました。ベン・シューラー、ヨースト・ト・ハート、ピーター・マイヤー、アレクサンダー・ダニリン、シンティン・チャオ、ハーマン・ブッデも加わった研究チームは、Xetal-Iが物体認識や追跡といったコンピュータービジョンアルゴリズムを実行できることを示すデモを作成しました。デモには、自動演奏ピンボールマシン、エアドラミング、ロボカップロボットなどが含まれました。コンパイラはセバスチャン・ムイとヨースト・ト・ハートが作成しました。通常、Xetal-Iチップはシューラーが設計したWiCaというワイヤレススマートカメラとして紹介されていました。
Xetal-Iの後継チップはXetal-IIでした。NXP社はシステムオンチップの開発を断念したため、2008年頃にこのプロジェクトは中止されました。
参考文献
- Kleihorst他著「Xetal：低消費電力・高性能スマートカメラプロセッサ」2001年IEEE国際回路・システムシンポジウム第5巻掲載
