ARMプロセッサの一覧

これは、 ARM社およびサードパーティが設計したARM命令セットファミリーに基づく中央処理装置の一覧であり、ARM命令セットのバージョン、リリース、および名称順に掲載されています。2005年、ARM社はARMコアを自社設計に実装している多数のベンダーの概要を発表しました。 [ 1 ] Keil社も、比較的新しいARMベースプロセッサベンダーの概要を発表しました。[ 2 ] ARM社はさらに、ARMプロセッサラインナップの概要と、最新のARMコアファミリーの性能および機能を比較した表[ 3 ]を提供しています。

プロセッサ

ARMによる設計

製品ファミリー ARMアーキテクチャ プロセッサ 特徴 キャッシュ（I / D）、MMU標準MIPS @ MHz参照
ARM1 ARMv1 ARM1 最初の実装 なし
ARM2 ARMv2 ARM2 ARMv2ではMUL（乗算）命令が追加された なし 0.33 DMIPS /MHz
ARM2aS ARMv2a ARM250 MEMC （MMU）、グラフィックス、I/Oプロセッサを統合。ARMv2aではSWPとSWPB（スワップ）命令が追加された。 なし、MEMC1a
ARM3 最初の統合メモリキャッシュ 4  KB統合 0.50 DMIPS/MHz
ARM6 ARMv3 ARM60 ARMv3は、32ビットのメモリアドレス空間（以前は26ビット）を初めてサポートしました。ARMv3Mは、ロング乗算命令（32x32=64）を初めて追加しました。 なし 10 MIPS @ 12 MHz
ARM600 ARM60と同様に、キャッシュおよびコプロセッサバス（FPA10浮動小数点ユニット用） 4 KB統合 28 MIPS @ 33 MHz
ARM610 ARM60と同様、キャッシュ、コプロセッサバスなし 4 KB統合 17 MIPS @ 20 MHz 0.65 DMIPS/MHz [ 4 ]
ARM7ARMv3 ARM700 コプロセッサバス（FPA11浮動小数点ユニット用） 8 KB統合 40MHz
ARM710 ARM700と同様にコプロセッサバスなし 8 KB統合 40MHz [ 5 ]
ARM710a ARM710と同様に、ARM7100のコアとしても使用される 8 KB統合 40 MHz 0.68 DMIPS/MHz
ARM7TARMv4T ARM7TDMI (-S) 3段パイプライン、Thumb、ARMv4は従来のARM 26ビットアドレス指定を初めて廃止なし 16.8 MHzで15 MIPS、70 MHzで63 DMIPS
ARM710T ARM7TDMIと同様に、キャッシュ 8 KB統合、MMU 36 MIPS @ 40 MHz
ARM720T ARM7TDMIと同様に、キャッシュ 8 KB 統合、FCSE (高速コンテキスト スイッチ拡張) を備えた MMU 60 MIPS @ 59.8 MHz
ARM740T ARM7TDMIと同様に、キャッシュ マイクロプロセッサ
ARM7EJARMv5TEJ ARM7EJ-S 5段パイプライン、Thumb、Jazelle DBX、強化されたDSP命令 なし
ARM8 ARMv4 ARM810 5段パイプライン、静的分岐予測、ダブル帯域幅メモリ 8 KB統合、MMU 84 MIPS @ 72 MHz 1.16 DMIPS/MHz [ 6 ] [ 7 ]
ARM9TARMv4T ARM9TDMI5段パイプライン、Thumb なし
ARM920TARM9TDMIと同様に、キャッシュ 16 KB / 16 KB、FCSE (高速コンテキスト スイッチ拡張) を備えた MMU 200 MIPS @ 180 MHz [ 8 ]
ARM922TARM9TDMIと同様に、キャッシュ 8 KB / 8 KB、MMU
ARM940TARM9TDMIと同様に、キャッシュ 4 KB / 4 KB、MPU
ARM9EARMv5TE ARM946E-Sサム、拡張DSP命令、キャッシュ 可変、密結合メモリ、MPU
ARM966E-S親指、強化されたDSP命令 キャッシュなし、TCM
ARM968E-SARM966E-Sとして キャッシュなし、TCM
ARMv5TEJ ARM926EJ-SThumb、Jazelle DBX、強化されたDSP命令 変数、TCM、MMU 220 MIPS @ 200 MHz
ARMv5TE ARM996HSクロックレスプロセッサ（ARM966E-S） キャッシュ、TCM、MPUなし
ARM10E ARMv5TE ARM1020E 6段パイプライン、Thumb、拡張DSP命令、(VFP) 32 KB / 32 KB、MMU
ARM1022E ARM1020Eとして 16 KB / 16 KB、MMU
ARMv5TEJ ARM1026EJ-S Thumb、Jazelle DBX、拡張DSP命令、（VFP） 変数、MMU、またはMPU
ARM11ARMv6 ARM1136J(F)-S 8段パイプライン、SIMD、Thumb、Jazelle DBX、（VFP）、拡張DSP命令、非整列メモリアクセス変数、MMU 740 @ 532～665 MHz (i.MX31 SoC)、400～528 MHz [ 9 ]
ARMv6T2 ARM1156T2(F)-S 9段パイプライン、SIMD、Thumb-2、（VFP）、拡張DSP命令 変数、MPU [ 10 ]
ARMv6Z ARM1176JZ(F)-S ARM1136EJ(F)-Sとして 変数、MMU + TrustZone965 DMIPS @ 772 MHz [ 11 ]
ARMv6K ARM11MPコア ARM1136EJ(F)-S、1～4コアSMP 変数、MMU
セキュアコア ARMv6-M SC000 Cortex-M0として 0.9 DMIPS/MHz
ARMv4T SC100 ARM7TDMIとして
ARMv7-M SC300 Cortex-M3として 1.25 DMIPS/MHz
コルテックスMARMv6-M 皮質M0マイクロコントローラプロファイル、ほとんどのThumb + 一部のThumb-2、[ 12 ]ハードウェア乗算命令（オプションの小さい）、オプションのシステムタイマー、オプションのビットバンドメモリ オプションのキャッシュ、TCMなし、MPUなし 0.84 DMIPS/MHz [ 13 ]
皮質M0+マイクロコントローラプロファイル、ほとんどのThumb + 一部のThumb-2、[ 12 ]ハードウェア乗算命令（オプションの小さい）、オプションのシステムタイマー、オプションのビットバンドメモリ オプションのキャッシュ、TCMなし、8つの領域を持つオプションのMPU 0.93 DMIPS/MHz [ 14 ]
皮質M1マイクロコントローラプロファイル、ほとんどのThumb + 一部のThumb-2、[ 12 ]ハードウェア乗算命令（オプションの小さい）、OSオプションでSVC /バンクスタックポインタを追加、オプションのシステムタイマー、ビットバンドメモリなし オプションのキャッシュ、0～1024 KB I-TCM、0～1024 KB D-TCM、MPUなし 136 DMIPS @ 170 MHz、[ 15 ]（0.8 DMIPS/MHz FPGA依存）[ 16 ][ 17 ]
ARMv7-M コルテックスM3マイクロコントローラプロファイル、Thumb / Thumb-2、ハードウェア乗算および除算命令、オプションのビットバンドメモリ オプションのキャッシュ、TCMなし、8つの領域を持つオプションのMPU 1.25 DMIPS/MHz [ 18 ]
ARMv7E-M コルテックスM4マイクロコントローラ プロファイル、Thumb / Thumb-2 / DSP / オプションのVFPv4-SP単精度FPU、ハードウェア乗算および除算命令、オプションのビット バンド メモリ オプションのキャッシュ、TCMなし、8つの領域を持つオプションのMPU 1.25 DMIPS/MHz (FPU使用時1.27) [ 19 ]
コルテックスM7マイクロコントローラプロファイル、Thumb / Thumb-2 / DSP /オプションのVFPv5単精度および倍精度FPU、ハードウェア乗算および除算命令 0〜64 KBのIキャッシュ、0〜64 KBのDキャッシュ、0〜16 MBのI-TCM、0〜16 MBのD-TCM（これらすべてにオプションのECCが付属）、オプションのMPU（8または16領域） 2.14 DMIPS/MHz [ 20 ]
ARMv8-M ベースライン コルテックスM23マイクロコントローラプロファイル、Thumb-1（ほとんど）、Thumb-2（一部）、Divide、TrustZone オプションのキャッシュ、TCMなし、16領域を持つオプションのMPU 1.03 DMIPS/MHz [ 21 ]
ARMv8-M メインライン コルテックスM33マイクロコントローラ プロファイル、Thumb-1、Thumb-2、飽和、DSP、除算、FPU (SP)、TrustZone、コプロセッサ オプションのキャッシュ、TCMなし、16領域を持つオプションのMPU 1.50 DMIPS/MHz [ 22 ]
コルテックス-M35Pマイクロコントローラ プロファイル、Thumb-1、Thumb-2、飽和、DSP、除算、FPU (SP)、TrustZone、コプロセッサ 内蔵キャッシュ（オプション2～16KB）、Iキャッシュ、TCMなし、オプションの16領域MPU 1.50 DMIPS/MHz [ 23 ]
ARMv8.1-M メインライン コルテックスM521.60 DMIPS/MHz [ 24 ]
コルテックスM551.69 DMIPS/MHz [ 25 ]
コルテックスM853.13 DMIPS/MHz [ 26 ]
コルテックスRARMv7-R コルテックスR4リアルタイム プロファイル、Thumb/Thumb-2/DSP/オプションのVFPv3 FPU 、ハードウェア乗算およびオプションの除算命令、内部バス/キャッシュ/TCM用のオプションのパリティとECC、フォールト ロジックを備えた ロックステップで実行される8ステージ パイプラインデュアルコア0～64 KB / 0～64 KB、0～8  MB TCM の 0～2、8/12 領域を備えたオプション MPU 1.67 DMIPS/MHz [ 27 ][ 28 ]
コルテックスR5リアルタイムプロファイル、Thumb / Thumb-2 / DSP / オプションのVFPv3 FPUと精度、ハードウェア乗算およびオプションの除算命令、内部バス/キャッシュ/ TCM用のオプションのパリティとECC、8段パイプラインデュアルコア、フォールトロジック付きロックステップ実行/オプションで2つの独立したコア、低レイテンシペリフェラルポート（LLPP）、アクセラレータコヒーレンスポート（ACP）[ 29 ]0～64 KB / 0～64 KB、0～8 MB TCM のうち 0～2、12/16 領域を備えたオプション MPU 1.67 DMIPS/MHz [ 27 ][ 30 ]
コルテックスR7リアルタイムプロファイル、Thumb / Thumb-2 / DSP / オプションのVFPv3 FPUと精度、ハードウェア乗算およびオプションの除算命令、オプションのパリティとECC（内部バス/キャッシュ/ TCM用）、11段パイプラインデュアルコア、フォールトロジック付きロックステップ実行/アウトオブオーダー実行/動的レジスタリネーミング/オプションで2つの独立したコア、低レイテンシペリフェラルポート（LLPP）、ACP [ 29 ]0～64 KB / 0～64 KB、0～128 KB TCMの？、16領域を備えたオプションのMPU 2.50 DMIPS/MHz [ 27 ][ 31 ]
コルテックスR8未定 0～64 KB / 0～64 KB L1、0～1 / 0～1 MB TCM、24領域を備えたMPUを選択 2.50 DMIPS/MHz [ 27 ][ 32 ]
ARMv8-R コルテックスR52未定 0～32 KB / 0～32 KB L1、0～1 / 0～1 MB TCM、24+24 領域を備えたオプションの MPU 2.09 DMIPS/MHz [ 33 ]
コルテックスR52+未定 0～32 KB / 0～32 KB L1、0～1 / 0～1 MB TCM、24+24 領域を備えたオプションの MPU 2.09 DMIPS/MHz [ 34 ]
コルテックスR82未定 16 ～ 128 KB /16 ～ 64 KB L1、64K ～ 1MB L2、0.16 ～ 1 / 0.16 ～ 1 MB TCM、

32+32領域を備えたMPUを選択

3.41 DMIPS/MHz [ 35 ][ 36 ]
Cortex-A (32ビット)ARMv7-A 皮質A5アプリケーション プロファイル、ARM / Thumb / Thumb-2 / DSP / SIMD / オプションの VFPv4-D16 FPU / オプションの NEON / Jazelle RCT および DBX、1～4 コア / オプションの MPCore、スヌープ コントロール ユニット (SCU)、汎用割り込みコントローラ(GIC)、アクセラレータ コヒーレンス ポート (ACP) 4−64 KB / 4−64 KB L1、MMU + TrustZone コアあたり1.57 DMIPS/MHz [ 37 ]
皮質A7アプリケーションプロファイル、ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / Jazelle RCTおよびDBX / ハードウェア仮想化、インオーダー実行、スーパースカラー、1～4個のSMPコア、MPCore、大規模物理アドレス拡張（LPAE）、スヌープ制御ユニット（SCU）、汎用割り込みコントローラ（GIC）、アーキテクチャと機能セットはA15と同一、8～10ステージパイプライン、低消費電力設計[ 38 ]8〜64 KB / 8〜64 KB L1、0〜1 MB L2、MMU + TrustZone コアあたり1.9 DMIPS/MHz [ 39 ]
皮質A8アプリケーション プロファイル、ARM / Thumb / Thumb-2 / VFPv3 FPU / NEON / Jazelle RCT および DAC、13 段スーパースカラーパイプライン 16 ～ 32 KB / 16 ～ 32 KB L1、0 ～ 1 MB L2 オプションECC、MMU + TrustZone 2.0 DMIPS/MHz [ 40 ]
皮質A9アプリケーション プロファイル、ARM / Thumb / Thumb-2 / DSP / オプションの VFPv3 FPU / オプションの NEON / Jazelle RCT および DBX、アウトオブオーダー投機的発行スーパースカラー、1～4 個の SMP コア、MPCore、スヌープ コントロール ユニット (SCU)、汎用割り込みコントローラ (GIC)、アクセラレータ コヒーレンス ポート (ACP) 16～64 KB / 16～64 KB L1、0～8 MB L2 オプション パリティ、MMU + TrustZone パフォーマンス最適化された TSMC 40G (デュアルコア) では、コアあたり 2.5 DMIPS/MHz、2 GHz で 10,000 DMIPS[ 41 ]
皮質A12アプリケーション プロファイル、ARM / Thumb-2 / DSP / VFPv4 FPU / NEON / ハードウェア仮想化、アウトオブオーダー投機的発行スーパースカラー、1～4 個の SMP コア、大規模物理アドレス拡張 (LPAE)、スヌープ制御ユニット (SCU)、汎用割り込みコントローラ (GIC)、アクセラレータ コヒーレンス ポート (ACP) 32〜64KB コアあたり3.0 DMIPS/MHz [ 42 ]
皮質A15アプリケーションプロファイル、ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / 整数除算 / 融合MAC / Jazelle RCT / ハードウェア仮想化、アウトオブオーダー投機的発行スーパースカラー、1～4個のSMPコア、MPCore、大規模物理アドレス拡張（LPAE）、スヌープ制御ユニット（SCU）、汎用割り込みコントローラ（GIC）、ACP、15～24段パイプライン[ 38 ]32 KB (パリティあり) / 32 KB ( ECCあり) L1、0 ～ 4 MB L2、L2 には ECC、MMU + TrustZone あり コアあたり少なくとも3.5 DMIPS/MHz（実装によっては最大4.01 DMIPS/MHz）[ 43 ][ 44 ]
皮質A17アプリケーション プロファイル、ARM / Thumb / Thumb-2 / DSP / VFPv4 FPU / NEON / 整数除算 / 融合 MAC / Jazelle RCT / ハードウェア仮想化、アウトオブオーダー投機的発行スーパースケーラ、1～4 個の SMP コア、MPCore、大規模物理アドレス拡張 (LPAE)、スヌープ制御ユニット (SCU)、汎用割り込みコントローラ (GIC)、ACP 32 KB L1、256 KB～8 MB L2（オプションのECC付き） 2.8 DMIPS/MHz [ 45 ]
ARMv8-A 皮質A32アプリケーション プロファイル、AArch32、1～4 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、デュアル発行、インオーダー パイプライン 8〜64 KB（オプションのパリティ付き）/ 8〜64 KB（オプションのECC付き）L1（コアあたり）、128 KB〜1 MB（オプションのECC付き）L2（共有） [ 46 ]
Cortex-A (64ビット)ARMv8-A 皮質A34アプリケーション プロファイル、AArch64、1～4 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、2 幅デコード、インオーダー パイプライン 8〜64 KB（パリティ付き）/ 8〜64 KB（ECC付き）L1（コアあたり）、128 KB〜1 MB（L2共有）、40ビット物理アドレス [ 47 ]
皮質A35アプリケーション プロファイル、AArch32 および AArch64、1～4 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、2 幅デコード、インオーダー パイプライン 8〜64 KB（パリティ付き）/ 8〜64 KB（ECC付き）L1（コアあたり）、128 KB〜1 MB（L2共有）、40ビット物理アドレス 1.78 DMIPS/MHz [ 48 ]
皮質A53アプリケーション プロファイル、AArch32 および AArch64、1～4 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、2 幅デコード、インオーダー パイプライン 8〜64 KB（パリティ付き）/ 8〜64 KB（ECC付き）L1（コアあたり）、128 KB～2 MB（L2共有）、40ビット物理アドレス 2.3 DMIPS/MHz [ 49 ]
皮質A57アプリケーション プロファイル、AArch32 および AArch64、1～4 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、3 幅デコード スーパースカラー、ディープ アウトオブオーダー パイプライン 48 KB（DED パリティ付き）/ 32 KB（ECC L1 付き）（コアあたり）、512 KB～2 MB（ECC 付き L2 共有）、44 ビット物理アドレス 4.1～4.8 DMIPS/MHz [ 50 ] [ 51 ][ 52 ]
皮質A72アプリケーション プロファイル、AArch32 および AArch64、1～4 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、3 幅スーパースカラー、ディープ アウトオブオーダー パイプライン 48 KB（DED パリティ付き）/ 32 KB（ECC L1 付き）（コアあたり）、512 KB～2 MB（ECC 付き L2 共有）、44 ビット物理アドレス 6.3-7.3 DMIPS/MHz [ 53 ][ 54 ]
皮質A73アプリケーション プロファイル、AArch32 および AArch64、1～4 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、2 幅スーパースカラー、ディープ アウトオブオーダー パイプライン コアあたり 64 KB / 32〜64 KB L1、オプションの ECC で共有される 256 KB〜8 MB L2、44 ビット物理アドレス 7.4-8.5 DMIPS/MHz [ 53 ][ 55 ]
ARMv8.2-A 皮質A55アプリケーションプロファイル、AArch32およびAArch64、1～8個のSMPコア、TrustZone、NEONアドバンスドSIMD、VFPv4、ハードウェア仮想化、2幅デコード、インオーダーパイプライン[ 56 ]16〜64 KB / 16〜64 KB L1、コアあたり256 KB L2、4 MB L3共有 3 DMIPS/MHz [ 53 ][ 57 ]
皮質A65アプリケーション プロファイル、AArch64、1～8 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、2 幅デコード スーパースカラー、3 幅問題、アウトオブオーダー パイプライン、SMT[ 58 ]
皮質A65AEARM Cortex-A65として、安全アプリケーション用のデュアルコアロックステップを追加 64 / 64 KB L1、コアあたり 256 KB L2、4 MB L3 共有 [ 59 ]
皮質A75アプリケーションプロファイル、AArch32およびAArch64、1～8個のSMPコア、TrustZone、NEONアドバンストSIMD、VFPv4、ハードウェア仮想化、3幅デコードスーパースカラー、ディープアウトオブオーダーパイプライン[ 60 ]64 / 64 KB L1、コアあたり 512 KB L2、4 MB L3 共有 8.2-9.5 DMIPS/MHz [ 53 ][ 61 ]
皮質A76アプリケーションプロファイル、AArch32（非特権レベルまたはEL0のみ）およびAArch64、1～4個のSMPコア、TrustZone、NEONアドバンスドSIMD、VFPv4、ハードウェア仮想化、4幅デコードスーパースカラー、8ウェイ発行、13ステージパイプライン、ディープアウトオブオーダーパイプライン[ 62 ]64 / 64 KB L1、コアあたり256〜512 KB L2、512 KB〜4 MB L3共有 10.7-12.4 DMIPS/MHz [ 53 ][ 63 ]
コルテックス-A76AEARM Cortex-A76として、安全アプリケーション用のデュアルコアロックステップを追加 [ 64 ]
皮質A77アプリケーションプロファイル、AArch32（非特権レベルまたはEL0のみ）およびAArch64、1～4個のSMPコア、TrustZone、NEONアドバンストSIMD、VFPv4、ハードウェア仮想化、4幅デコードスーパースカラ、6幅命令フェッチ、12ウェイ発行、13ステージパイプライン、ディープアウトオブオーダーパイプライン[ 62 ]1.5K L0 MOPs キャッシュ、64 / 64 KB L1、コアあたり 256〜512 KB L2、512 KB〜4 MB L3 共有 13-16 DMIPS/MHz [ 65 ][ 66 ]
皮質A78[ 67 ]
コルテックス-A78AEARM Cortex-A78として、安全アプリケーション用のデュアルコアロックステップを追加 [ 68 ]
コルテックス-A78C[ 69 ]
ARMv9-A コルテックスA510[ 70 ]
コルテックスA710[ 71 ]
コルテックスA715[ 72 ]
ARMv9.2-A コルテックスA320[ 73 ]
コルテックスA520[ 74 ]
コルテックスA720[ 75 ]
コルテックスA725[ 76 ]
コルテックス-X ARMv8.2-A コルテックスX1Cortex-A78のパフォーマンス調整版
ARMv9-A コルテックスX264 / 64 KB L1、コアあたり 512 ～ 1024 KiB L2、共有 512 KiB ～ 8 MiB L3 [ 77 ]
コルテックスX364 / 64 KB L1、コアあたり 512 ～ 2048 KiB L2、共有 512 KiB ～ 16 MiB L3 [ 78 ]
ARMv9.2-A コルテックスX464 / 64 KB L1、コアあたり 512 ～ 2048 KiB L2、共有 512 KiB ～ 32 MiB L3 [ 79 ]
コルテックス-X925[ 80 ]
ネオバース ARMv8.2-A ネオバースN1アプリケーションプロファイル、AArch32（非特権レベルまたはEL0のみ）およびAArch64、1～4個のSMPコア、TrustZone、NEONアドバンスドSIMD、VFPv4、ハードウェア仮想化、4幅デコードスーパースカラー、8ウェイディスパッチ/発行、13ステージパイプライン、ディープアウトオブオーダーパイプライン[ 62 ]64 / 64 KB L1、コアあたり 512〜1024 KB L2、2〜128 MB L3 共有、128 MB システムレベルキャッシュ [ 81 ]
ネオバースE1アプリケーション プロファイル、AArch64、1～8 個の SMP コア、TrustZone、NEON アドバンスド SIMD、VFPv4、ハードウェア仮想化、2 幅デコード スーパースカラー、3 幅発行、10 ステージ パイプライン、アウトオブオーダー パイプライン、SMT32〜64 KB / 32〜64 KB L1、コアあたり 256 KB L2、4 MB L3 共有 [ 82 ]
ARMv8.4-A ネオバースV1[ 83 ]
ARMv9-A ネオバースN2[ 84 ]
ネオバースV2[ 85 ]
ARMv9.2-A ネオバースN3[ 86 ]
ネオバースV3[ 87 ]
C1 ARMv9.3-A C1-ウルトラ [ 88 ]
C1-プレミアム [ 88 ]
C1プロ [ 88 ]
C1-ナノ [ 88 ]
ARMファミリー ARMアーキテクチャ ARMコア 特徴 キャッシュ（I / D）、MMU標準MIPS @ MHz 参照

第三者による設計

これらのコアは ARM 命令セットを実装しており、ARM からアーキテクチャ ライセンスを取得した企業によって独自に開発されました。

製品ファミリー ARMアーキテクチャ プロセッサ 特徴 キャッシュ（I / D）、MMU標準MIPS @ MHz
StrongARM（デジタル） ARMv4 SA-110 5段階パイプライン 16 KB / 16 KB、MMU 100～233 MHz 1.0 DMIPS/MHz
SA-1100 SA-110の派生型 16 KB / 8 KB、MMU
ファラデー[ 89 ] (ファラデーテクノロジー) ARMv4FA5106段パイプライン最大32KB / 32KBキャッシュ、MPU1.26 DMIPS/MHz 100～200 MHz
FA526最大32 KB / 32 KBキャッシュ、MMU1.26 MIPS/MHz 166～300 MHz
FA6268段パイプライン32 KB / 32 KB キャッシュ、MMU1.35 DMIPS/MHz 500 MHz
ARMv5TEFA606TE5段階パイプラインキャッシュなし、MMUなし1.22 DMIPS/MHz 200 MHz
FA626TE8段パイプライン32 KB / 32 KB キャッシュ、MMU1.43 MIPS/MHz 800 MHz
FMP626TE8段パイプライン、SMP1.43 MIPS/MHz 500 MHz
FA726TE13段階のパイプライン、二重発行2.4 DMIPS/MHz 1000 MHz
XScale (インテル/マーベル) ARMv5TE Xスケール 7段パイプライン、Thumb、拡張DSP命令 32 KB / 32 KB、MMU 133～400MHz
ブルバード ワイヤレスMMX、ワイヤレスSpeedStepを追加 32 KB / 32 KB、MMU 312～624MHz
モナハンズ[ 90 ]ワイヤレスMMX2を追加 32 KB / 32 KB L1、オプションのL2キャッシュ（最大512 KB）、MMU 最大1.25GHz
シーヴァ（マーベル） ARMv5フェロセオン5～8段階のパイプライン、単一発行16 KB / 16 KB、MMU600～2000MHz
ジョルテオン5～8段階のパイプライン、デュアルイシュー32 KB / 32 KB、MMU
PJ1（モホーク）5～8 ステージ パイプライン、シングル イシュー、ワイヤレス MMX232 KB / 32 KB、MMU1.46 DMIPS/MHz 1.06 GHz
ARMv6 / ARMv7-APJ46～9 ステージ パイプライン、デュアル発行、ワイヤレス MMX2、SMP32 KB / 32 KB、MMU2.41 DMIPS/MHz 1.6 GHz
スナップドラゴン（クアルコム） ARMv7-A スコーピオン[ 91 ]1 または 2 コア。ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv3 FPU / NEON (128 ビット幅) コアあたり 256 KB L2 コアあたり2.1 DMIPS/MHz
クレイト[ 91 ]1、2、または4コア。ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON（128ビット幅） コアあたり 4 KB / 4 KB L0、16 KB / 16 KB L1、512 KB L2 コアあたり3.3 DMIPS/MHz
ARMv8-A クリオ[ 92 ]4コア。?最大2.2GHz

（6.3 DMIPS/MHz）

Aシリーズ（アップル） ARMv7-A スウィフト[ 93 ]2コア。ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON L1：32KB / 32KB、L2：1MB共有 コアあたり3.5 DMIPS/MHz
ARMv8-Aサイクロン[ 94 ]2 コア。ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64。アウトオブオーダー、スーパースカラー。L1：64KB / 64KB、L2：1MB 共有SLC：4MB1.3 GHz または 1.4 GHz
ARMv8-A台風[ 94 ] [ 95 ]2 または 3 コア。ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64L1: 64 KB / 64 KB、L2: 1 MB または 2 MB 共有SLC: 4 MB1.4 GHz または 1.5 GHz
ARMv8-Aツイスター[ 96 ]2コア。ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON / TrustZone / AArch64L1: 64 KB / 64 KB、L2: 2 MB 共有SLC: 4 MBまたは0 MB1.85 GHz または 2.26 GHz
ARMv8-Aハリケーンとゼファー[ 97 ]Hurricane: 2 または 3 コア。AArch64、アウトオブオーダー、スーパースカラー、6 デコード、6 発行、9 ワイドZephyr: 2 または 3 コア。AArch64、アウトオブオーダー、スーパースカラー。L1: 64 KB / 64 KB、L2: 3 MB または 8 MB 共有L1: 32 KB / 32 KB、L2: なしSLC: 4 MB または 0 MB2.34 GHz または 2.38 GHz 1.05 GHz
ARMv8.2-Aモンスーンおよびミストラル[ 98 ]Monsoon: 2コア。AArch64、アウトオブオーダー、スーパースカラー、7デコード、?発行、11ワイド。Mistral : 4コア。AArch64、アウトオブオーダー、スーパースカラー。Swiftベース。L1I: 128 KB、L1D: 64 KB、L2: 8 MB 共有L1: 32 KB / 32 KB、L2: 1 MB 共有SLC: 4 MB2.39 GHz 1.70 GHz
ARMv8.3-Aボルテックスとテンペスト[ 99 ]Vortex: 2コアまたは4コア。AArch64、アウトオブオーダー、スーパースカラー、7デコード、?発行、11ワイド。Tempest: 4コア。AArch64、アウトオブオーダー、スーパースカラー、3デコード。Swiftベース。L1: 128 KB / 128 KB、L2: 8 MB 共有L1: 32 KB / 32 KB、L2: 2 MB 共有SLC: 8 MB2.49GHz 1.59GHz
ARMv8.4-A稲妻と雷鳴[ 100 ]Lightning: 2 コア。AArch64、アウトオブオーダー、スーパースカラー、7 デコード、? 発行、11 ワイドThunder: 4 コア。AArch64、アウトオブオーダー、スーパースカラー。L1: 128 KB / 128 KB、L2: 8 MB 共有L1: 32 KB / 48 KB、L2: 4 MB 共有SLC: 16 MB2.66GHz 1.73GHz
ARMv8.5-Aファイアストームとアイスストーム[ 101 ]Firestorm: 2 コア。AArch64、アウトオブオーダー、スーパースカラー、8 デコード、? 発行、14 ワイド。Icestorm : 4 コア。AArch64、アウトオブオーダー、スーパースカラー、4 デコード、? 発行、7 ワイド。L1: 192 KB / 128 KB、L2: 8 MB 共有L1: 128 KB / 64 KB、L2: 4 MB 共有SLC: 16 MB3.0 GHz 1.82 GHz
ARMv8.6-A雪崩と吹雪Avalanche: 2 コア。AArch64、アウトオブオーダー、スーパースカラー、8 デコード、? 発行、14 ワイド。Blizzard: 4 コア。AArch64、アウトオブオーダー、スーパースカラー、4 デコード、? 発行、8 ワイド。L1: 192 KB / 128 KB、L2: 12 MB 共有L1: 128 KB / 64 KB、L2: 4 MB 共有SLC: 32 MB2.93 または 3.23 GHz 2.02 GHz
ARMv8.6-AエベレストとソートゥースEverest: 2 コア。AArch64、アウトオブオーダー、スーパースカラー、8 デコード、? 発行、14 ワイド。Sawtooth: 4 コア。AArch64、アウトオブオーダー、スーパースカラー、4 デコード、? 発行、8 ワイド。L1: 192 KB / 128 KB、L2: 16 MB 共有L1: 128 KB / 64 KB、L2: 4 MB 共有SLC: 24 MB3.46GHz 2.02GHz
ARMv8.6-Aアップル A17 プロApple A17 Pro (P コア): 2 コア。AArch64、アウトオブオーダー、スーパースカラー、8 デコード、? 発行、14 ワイド。Apple A17 Pro (E コア): 4 コア。AArch64、アウトオブオーダー、スーパースカラー、4 デコード、? 発行、8 ワイド。L1: 192 KB / 128 KB、L2: 16 MB 共有L1: 128 KB / 64 KB、L2: 4 MB 共有SLC: 24 MB3.78GHz 2.11GHz
Mシリーズ（Apple） ARMv8.5-AファイアストームとアイスストームFirestorm: 4、6、8、または 16 コア。AArch64、アウトオブオーダー、スーパースカラー、8 デコード、8 発行、14 ワイド。Icestorm : 2 または 4 コア。AArch64、アウトオブオーダー、スーパースカラー、4 デコード、4 発行、7 ワイド。L1: 192 KB / 128 KB、L2: 12、24、または 48 MB 共有L1: 128 KB / 64 KB、L2: 4 または 8 MB 共有SLC: 8、24、48、または 96 MB3.2～3.23GHz 2.06GHz
ARMv8.6-A雪崩と吹雪Avalanche: 4、6、8、または 16 コア。AArch64、アウトオブオーダー、スーパースカラー、8 デコード、8 発行、14 ワイド。Blizzard : 4 または 8 コア。AArch64、アウトオブオーダー、スーパースカラー、4 デコード、4 発行、8 ワイド。L1: 192 KB / 128 KB、L2: 16、32、または 64 MB 共有L1: 128 KB / 64 KB、L2: 4 または 8 MB 共有SLC: 8、24、48、または 96 MB3.49GHz 2.42GHz
ARMv8.6-AアップルM3Apple M3 (P コア): 4、5、6、10、12、または 16 コア。AArch64、アウトオブオーダー、スーパースカラー、9 デコード、9 発行、14 ワイド。Apple M3 (E コア): 4 または 6 コア。AArch64、アウトオブオーダー、スーパースカラー、5 デコード、5 発行、8 ワイド。L1: 192 KB / 128 KB、L2: 16、32、または 64 MB 共有L1: 128 KB / 64 KB、L2: 4 または 8 MB 共有SLC: 8、24、48、または 96 MB4.05GHz 2.75GHz
ARMv9.2-AアップルM4Apple M4 (P コア): 3 または 4 コア。AArch64、アウトオブオーダー、スーパースカラー、10 デコード、10 発行、16 ワイド。Apple M4 (E コア): 6 コア。AArch64、アウトオブオーダー、スーパースカラー、5 デコード、5 発行、8 ワイド。L1: 192 KB / 128 KB、L2: 16、32、または 64 MB 共有L1: 128 KB / 64 KB、L2: 4 または 8 MB 共有SLC: 8、24、48、または 96 MB4.40GHz 2.85GHz
X-Gene （応用マイクロ） ARMv8-AX-Gene64ビット、クアッド発行、SMP、64コア[ 102 ]キャッシュ、MMU、仮想化3 GHz (コアあたり 4.2 DMIPS/MHz)
デンバー（Nvidia） ARMv8-Aデンバー[ 103 ] [ 104 ]2コア。AArch64、7ワイドスーパースカラー、インオーダー、動的コード最適化、128 MB最適化キャッシュ、Denver1: 28 nm、Denver2:16 nm128 KB I キャッシュ / 64 KB D キャッシュ最大2.5GHz
カーメル（Nvidia） ARMv8.2-Aカーメル[ 105 ] [ 106 ]2コア。AArch64、10ワイドスーパースカラー、インオーダー、動的コード最適化、?MB最適化キャッシュ、機能安全、デュアル実行、パリティ&ECC? KB I キャッシュ / ? KB D キャッシュ最大?GHz
サンダーX（カビウム） ARMv8-AサンダーX64 ビット、8～16 コアまたは 24～48 コアの 2 つのモデル (×2、2 つのチップ)?最大2.2GHz
K12 ( AMD ) ARMv8-AK12 [ 107 ]???
Exynos（サムスン） ARMv8-AM1（マングース）[ 108 ]4コア。AArch64、4ワイド、クアッド発行、スーパースカラー、アウトオブオーダー64 KB I-キャッシュ / 32 KB D-キャッシュ、L2: 16ウェイ共有 2 MB5.1 DMIPS/MHz

（2.6GHz）

ARMv8-AM2（「マングース」）4コア。AArch64、4ワイド、クアッド発行、スーパースカラー、アウトオブオーダー64 KB I-キャッシュ / 32 KB D-キャッシュ、L2: 16ウェイ共有 2 MB2.3GHz
ARMv8-A M3（「ミーアキャット」）[ 109 ]4コア、AArch64、6デコード、6発行、6ワイド、スーパースカラー、アウトオブオーダー64 KB I-キャッシュ / 64 KB D-キャッシュ、L2: 8 ウェイプライベート 512 KB、L3: 16 ウェイ共有 4 MB2.7GHz
ARMv8.2-A M4（「チーター」）[ 110 ]2コア、AArch64、6デコード、6発行、6ワイド、スーパースカラー、アウトオブオーダー 64 KB I-キャッシュ / 64 KB D-キャッシュ、L2: 8 ウェイプライベート 1 MB、L3: 16 ウェイ共有 3 MB 2.73GHz
ARMv8.2-A M5（「ライオン」） 2コア、AArch64、6デコード、6発行、6ワイド、スーパースカラー、アウトオブオーダー 64 KB I-キャッシュ / 64 KB D-キャッシュ、L2: 8 ウェイ共有 2 MB、L3: 12 ウェイ共有 3 MB 2.73GHz

タイムライン

以下の表は、各コアが発表された年ごとにリストされています。[ 111 ] [ 112 ]

ARMクラシック

年 クラシックコア
ARM1-3ARM6ARM7ARM8ARM9ARM10ARM11
1985 ARM1
1986 ARM2
1989 ARM3
1992 ARM250
1993 ARM60 ARM610ARM700
1994 ARM710 ARM7DI ARM7TDMI
1995 ARM710a
1996 ARM810
1997 ARM710T ARM720T ARM740T
1998 ARM9TDMI ARM940T
1999 ARM9E-S ARM966E-S
2000 ARM920T ARM922T ARM946E-SARM1020T
2001 ARM7EJ-S ARM7TDMI-SARM9EJ-S ARM926EJ-SARM1020E ARM1022E
2002 ARM1026EJ-SARM1136J(F)-S
2003 ARM968E-SARM1156T2(F)-S ARM1176JZ(F)-S
2004
2005 ARM11MPコア
2006 ARM996HS

ARM Cortex / ネオバース

年 皮質コア ネオバースコア
マイクロコントローラ（Cortex-M）リアルタイム（Cortex-R）アプリケーション(Cortex-A) (32 ビット)アプリケーション(Cortex-A) (64 ビット)アプリケーション(Cortex-X) (64 ビット)アプリケーション(ネオバース) (64 ビット)
2004 コルテックスM3
2005 皮質A8
2006
2007 皮質M1皮質A9
2008
2009 皮質M0皮質A5
2010 コルテックスM4(F)皮質A15
2011 コルテックスR4(F)コルテックスR5(F)コルテックスR7(F)皮質A7
2012 皮質M0+皮質A53皮質A57
2013 皮質A12
2014 コルテックスM7(F)皮質A17
2015 コルテックスA35コルテックスA72
2016 コルテックスM23コルテックスM33(F)コルテックスR8(F)コルテックスR52(F)皮質A32皮質A73
2017 コルテックスA55コルテックスA75
2018 コルテックス-M35P(F)コルテックス-A65コルテックス-A65AEコルテックス-A76コルテックス-A76AE
2019 皮質A34皮質A77ネオバースE1ネオバースN1
2020 コルテックスM55(F)コルテックスR82(F)コルテックス-A78 コルテックス-A78AEコルテックス-A78C皮質X1 [ 113 ]ネオバースV1 [ 114 ]
2021 コルテックスA510コルテックスA710コルテックスX2ネオバースE2ネオバースN2
2022 コルテックス-M85(F)皮質R52+(F)コルテックスA715コルテックスX3ネオバースV2
2023 コルテックスM52(F)コルテックスA520コルテックスA720コルテックスX4ネオバースE3ネオバースN3
2024 コルテックス-R82AEコルテックス-A520AEコルテックス-A720AEコルテックス-A725コルテックス-X925ネオバース V3ネオバース V3AEネオバース VN
2025 コルテックスA320コルテックスA530コルテックスA730コルテックス-X930ネオバース E4ネオバース N4ネオバース V4

参照

参考文献

  1. ^ 「ARM搭載標準製品」(PDF) 2005年。2017年10月20日時点のオリジナル(PDF)からアーカイブ。 2017年12月23日閲覧。
  2. ^ ARM LtdおよびARM Germany GmbH. 「デバイスデータベース」 . Keil. 2011年1月10日時点のオリジナルよりアーカイブ。 2011年1月6日閲覧。
  3. ^ 「プロセッサ」 ARM、2011年。2011年1月17日時点のオリジナルよりアーカイブ。2011年1月6日閲覧。
  4. ^ 「ARM610 データシート」(PDF) ARM Holdings 1993年8月2019年1月29日閲覧。
  5. ^ 「ARM710 データシート」(PDF) ARM Holdings 1994年7月2019年1月29日閲覧。
  6. ^ ARM Holdings (1996年8月7日). 「ARM810 – Dancing to the Beat of a Different Drum」(PDF) . Hot Chips . 2018年12月24日時点のオリジナルよりアーカイブ(PDF) . 2018年11月14日閲覧。
  7. ^ 「VLSI Technology Now Shipping ARM810」 EE Times 1996年8月26日. 2013年9月26日時点のオリジナルよりアーカイブ。 2013年9月21日閲覧。
  8. ^レジスタ13、FCSE PIDレジスタArchived 7 July 2011 at the Wayback Machine ARM920T Technical Reference Manual
  9. ^ 「ARM1136J(F)-S – ARMプロセッサ」 Arm.com。2009年3月21日時点のオリジナルよりアーカイブ。2009年4月18日閲覧。
  10. ^ 「ARM1156プロセッサ」Arm Holdings . 2010年2月13日時点のオリジナルよりアーカイブ。
  11. ^ 「ARM11プロセッサフ​​ァミリ」 ARM。2011年1月15日時点のオリジナルよりアーカイブ。2010年12月12日閲覧。
  12. ^ a b c「Cortex-M0/M0+/M1命令セット; ARM Holding」 。2013年4月18日時点のオリジナルよりアーカイブ。
  13. ^ 「Cortex-M0」 Arm Developer 2020年9月23日閲覧。
  14. ^ 「Cortex-M0+」 Arm Developer 2020年9月23日閲覧。
  15. ^ 「ARM、FPGA向けに最適化された初のプロセッサでCortexファミリーを拡張」（プレスリリース）。ARM Holdings。2007年3月19日。2007年5月5日時点のオリジナルよりアーカイブ。 2007年4月11日閲覧。
  16. ^ 「ARM Cortex-M1」。ARM製品ウェブサイト。2007年4月1日時点のオリジナルよりアーカイブ。 2007年4月11日閲覧。
  17. ^ 「Cortex-M1」 Arm Developer 2020年9月23日閲覧。
  18. ^ 「Cortex-M3」 Arm Developer 2020年9月23日閲覧。
  19. ^ 「Cortex-M4」 Arm Developer 2020年9月23日閲覧。
  20. ^ 「Cortex-M7」 Arm Developer 2020年9月23日閲覧。
  21. ^ 「Cortex-M23」 Arm Developer 2020年9月23日閲覧。
  22. ^ "Cortex-M33" . Arm Developer . 2020年9月23日閲覧。
  23. ^ "Cortex-M35P" . Arm Developer . 2019年5月8日時点のオリジナルよりアーカイブ。 2019年4月29日閲覧。
  24. ^ "Cortex-M52" . Arm Developer . 2023年11月23日閲覧。
  25. ^ 「Cortex-M55」 Arm Developer 2020年9月28日閲覧。
  26. ^ 「Cortex-M85」 Arm Developer 2022年7月7日閲覧。
  27. ^ a b c d「Cortex-R – Arm Developer」 . ARM Developer . Arm Ltd. 2018年3月30日時点のオリジナルよりアーカイブ。2018年3月29日閲覧。
  28. ^ 「Cortex-R4」 Arm Developer 2020年9月23日閲覧。
  29. ^ a b「Cortex-R5 & Cortex-R7 プレスリリース; ARM Holdings; 2011年1月31日」。2011年7月7日時点のオリジナルよりアーカイブ。 2011年6月13日閲覧。
  30. ^ "Cortex-R5" . Arm Developer . 2020年9月23日閲覧。
  31. ^ "Cortex-R7" . Arm Developer . 2020年9月23日閲覧。
  32. ^ 「Cortex-R8」 Arm Developer 2020年9月23日閲覧。
  33. ^ "Cortex-R52" . Arm Developer . 2023年11月23日時点のオリジナルよりアーカイブ。 2023年11月23日閲覧。
  34. ^ "Cortex-R52" . Arm Developer . 2023年11月23日時点のオリジナルよりアーカイブ。 2023年11月23日閲覧。
  35. ^ "Cortex-R82" . Arm Developer . 2020年9月30日閲覧。
  36. ^ 「Arm Cortex-R比較表_v2」(PDF) ARM Developer 2020年。2020年12月7日時点のオリジナル(PDF)からアーカイブ。 2020年9月30日閲覧。
  37. ^ 「Cortex-A5」 Arm Developer 2020年9月23日閲覧。
  38. ^ a b「ARMの新しいIntelキラーの奥深さ」 The Register、2011年10月20日。2017年8月10日時点のオリジナルよりアーカイブ。 2017年8月10日閲覧。
  39. ^ "Cortex-A7" . Arm Developer . 2020年9月23日閲覧。
  40. ^ 「Cortex-A8」 Arm Developer 2020年9月23日閲覧。
  41. ^ 「Cortex-A9」 Arm Developer 2020年9月23日閲覧。
  42. ^ 「Cortex-A12の概要; ARM Holdings」 。 2013年6月7日時点のオリジナルよりアーカイブ。2013年6月3日閲覧。
  43. ^ 「独占：ARM Cortex-A15はCortex-A9より40パーセント高速 | ITProPortal.com」。2011年7月21日時点のオリジナルよりアーカイブ。 2011年6月13日閲覧。
  44. ^ 「Cortex-A15」 Arm Developer 2020年9月23日閲覧。
  45. ^ 「Cortex-A17」 Arm Developer 2020年9月23日閲覧。
  46. ^ "Cortex-A32" . Arm Developer . 2020年9月23日閲覧。
  47. ^ "Cortex-A34" . Arm Developer . 2019年10月11日閲覧。
  48. ^ "Cortex-A35" . Arm Developer . 2020年9月23日閲覧。
  49. ^ 「Cortex-A53」 Arm Developer 2020年9月23日閲覧。
  50. ^ “Cortex-Ax vs performance” . 2017年6月15日時点のオリジナルよりアーカイブ。2017年5月5日閲覧。
  51. ^ 「ARM Cortex-A 32ビットおよび64ビットコアの相対パフォーマンス」 2015年4月9日。2017年5月1日時点のオリジナルよりアーカイブ。2017年5月5日閲覧。
  52. ^ 「Cortex-A57」 Arm Developer 2020年9月23日閲覧。
  53. ^ a b c d eシマ、デズー (2018 年 11 月)。「ARM のプロセッサライン」(PDF)。オーブダ大学ノイマン学部。2022 年5 月 26 日に取得。
  54. ^ "Cortex-A72" . Arm Developer . 2020年9月23日閲覧。
  55. ^ "Cortex-A73" . Arm Developer . 2020年9月23日閲覧。
  56. ^ “Hardware.Info Nederland” . nl.hardware.info (オランダ語). 2018年12月24日時点のオリジナルよりアーカイブ。2017年11月27日閲覧。
  57. ^ "Cortex-A55" . Arm Developer . 2020年9月23日閲覧。
  58. ^ 「Cortex-A65」 Arm Developer 2020年10月3日閲覧。
  59. ^ "Cortex-A65AE" . Arm Developer . 2019年10月11日閲覧。
  60. ^ “Hardware.Info Nederland” . nl.hardware.info (オランダ語). 2018年12月24日時点のオリジナルよりアーカイブ。2017年11月27日閲覧。
  61. ^ "Cortex-A75" . Arm Developer . 2020年9月23日閲覧。
  62. ^ a b c「ArmのCortex-A76 CPUが発表：7nmプロセスの頂点を目指す」AnandTech。2018年11月16日時点のオリジナルよりアーカイブ。 2018年11月15日閲覧。
  63. ^ "Cortex-A76" . Arm Developer . 2020年9月23日閲覧。
  64. ^ "Cortex-A76AE" . Arm Developer . 2020年9月29日閲覧。
  65. ARMによれば、Cortex-A77は、Geekbench 4では前世代機に比べて20%のIPCシングルスレッド性能向上、SPECint2006では23%、SPECfp2006では35%、SPECint2017では20%、SPECfp2017では25%の向上を実現している。
  66. ^ "Cortex-A77" . Arm Developer . 2019年6月16日閲覧。
  67. ^ "Cortex-A78" . Arm Developer . 2020年9月29日閲覧。
  68. ^ "Cortex-A78AE" . Arm Developer . 2020年9月30日閲覧。
  69. ^ "Cortex-A78C" . Arm Developer . 2020年11月26日閲覧。
  70. ^ "Cortex-A510" . developer.arm.com . 2024年10月11日閲覧。
  71. ^ 「コンシューマーコンピューティング向け初のArmv9 Cortex CPU」 . community.arm.com . 2021年8月24日閲覧。
  72. ^ "Cortex-A715" . developer.arm.com . 2024年10月11日閲覧。
  73. ^ "Cortex-A320" . developer.arm.com . 2025年2月26日閲覧。
  74. ^ "Cortex-A520" . developer.arm.com . 2024年10月11日閲覧。
  75. ^ "Cortex-A720" . developer.arm.com . 2024年10月11日閲覧。
  76. ^ "Cortex-A725" . developer.arm.com . 2024年10月11日閲覧。
  77. ^ "Cortex-X2" . developer.arm.com . 2024年10月11日閲覧。
  78. ^ "Cortex-X3" . developer.arm.com . 2024年10月11日閲覧。
  79. ^ "Cortex-X4" . developer.arm.com . 2024年10月11日閲覧。
  80. ^ "Cortex-X925" . developer.arm.com . 2024年10月11日閲覧。
  81. ^ “ネオバースN1” .アーム開発者。2019 年6 月 16 日に取得。
  82. ^ “ネオバース E1” .アーム開発者。2020 年10 月 3 日に取得。
  83. ^ “ネオバース V1” .開発者.arm.com 。2022 年8 月 30 日に取得。
  84. ^ 「ネオバースN2」 .開発者.arm.com 。2022 年8 月 30 日に取得。
  85. ^ 「ネオバースV2」 .開発者.arm.com 。2022 年5 月 8 日に取得。
  86. ^ “ネオバースN3” .開発者.arm.com 。2024 年5 月 8 日に取得。
  87. ^ “ネオバースV3” .開発者.arm.com 。2022 年5 月 8 日に取得。
  88. ^ a b c d Peter. 「ARMが新ブランドで新しいC1 CPUとG1 GPUコアを発表、『Cortex』の名称は廃止」 GSMArena.com . 2026年1月21日閲覧。
  89. ^ 「プロセッサコア」。Faraday Technology。2015年2月19日時点のオリジナルよりアーカイブ。2015年2月19日閲覧。
  90. ^ 「第3世代Intel XScaleマイクロアーキテクチャ：開発者マニュアル」（PDF） download.intel.comIntel 2007年5月2008年2月25日時点のオリジナルよりアーカイブ（PDF） 。 2010年12月2日閲覧。
  91. ^ a b「Qualcommの新型Snapdragon S4：MSM8960とKraitアーキテクチャの探究」AnandTech。2011年10月9日時点のオリジナルよりアーカイブ。 2020年9月23日閲覧。
  92. ^ 「Snapdragon 820とKryo CPU：異機種コンピューティングとカスタムコンピューティングの役割」 Qualcomm、2015年9月2日。2015年9月5日時点のオリジナルよりアーカイブ。 2015年9月6日閲覧。
  93. ^ Lal Shimpi, Anand (2012年9月15日). 「iPhone 5のA6 SoC：A15でもA9でもなく、AppleのカスタムCore」 . AnandTech . 2012年9月15日時点のオリジナルよりアーカイブ。 2012年9月15日閲覧。
  94. ^ a b Smith, Ryan (2014年11月11日). 「Apple A8XのGPU - GAX6850、思ったよりもさらに優れている」 . AnandTech . 2014年11月30日時点のオリジナルよりアーカイブ。 2014年11月29日閲覧。
  95. ^ Chester, Brandon (2015年7月15日). 「Apple、A8 SoCと新型カメラを搭載してiPod Touchをリフレッシュ」 . AnandTech . 2015年9月5日時点のオリジナルよりアーカイブ。 2015年9月11日閲覧。
  96. ^ Ho, Joshua (2015年9月28日). 「iPhone 6sとiPhone 6s Plusの予備的結果」 . AnandTech . 2016年5月26日時点のオリジナルよりアーカイブ。2015年12月18日閲覧。
  97. ^ Ho, Joshua (2015年9月28日). 「iPhone 7とiPhone 7 Plusのレビュー」 . AnandTech . 2017年9月14日時点のオリジナルよりアーカイブ。 2017年9月14日閲覧。
  98. ^ 「A11 Bionic - Apple」 WikiChip . 2019年2月1日閲覧。
  99. ^ 「iPhone XS & XS Maxレビュー：シリコンの秘密を解き明かす」AnandTech。2019年2月12日時点のオリジナルよりアーカイブ。 2019年2月11日閲覧。
  100. ^ Frumusanu, Andrei. 「Apple iPhone 11、11 Pro、11 Pro Maxレビュー：パフォーマンス、バッテリー、カメラが向上」 AnandTech . 2019年10月16日時点のオリジナルよりアーカイブ。 2019年10月20日閲覧。
  101. ^ Frumusanu, Andrei. 「iPhone 12 & 12 Proレビュー：新デザインと収益減少」 AnandTech . 2020年11月30日時点のオリジナルよりアーカイブ。 2021年4月5日閲覧。
  102. ^ 「AppliedMicroの64コアチップがARMコア戦争の火種になる可能性」 2014年8月12日。2014年8月21日時点のオリジナルよりアーカイブ。 2014年8月21日閲覧。
  103. ^ “NVIDIA Denver Hot Chips Disclosure” . 2014年12月5日時点のオリジナルよりアーカイブ。2014年11月29日閲覧。
  104. ^ 「マイルハイ・マイルストーン：Tegra K1「Denver」はAndroid向け初の64ビットARMプロセッサとなる」。2014年8月12日時点のオリジナルよりアーカイブ。 2014年11月29日閲覧。
  105. ^ 「Drive Xavier für autonome Autos wird ausgeliefert」（ドイツ語）。2018年3月5日のオリジナルからアーカイブ。2018 年3 月 5 日に取得。
  106. ^ 「NVIDIA Drive Xavier SOC の詳細 – 驚異のエンジニアリング、90億個のトランジスタを搭載したこれまでで最大かつ最も複雑なSOC設計」 2018年1月8日。 2018年2月24日時点のオリジナルよりアーカイブ。 2018年3月5日閲覧。
  107. ^ 「AMD、K12コア：カスタム64ビットARMデザインを2016年に発表」 。 2015年6月26日時点のオリジナルよりアーカイブ。 2015年6月26日閲覧。
  108. ^ 「Samsung、Cat.12/13モデムとカスタムCPUを搭載したExynos 8890を発表」 AnandTech 2016年1月25日時点のオリジナルよりアーカイブ。 2020年9月23日閲覧。
  109. ^ 「Hot Chips 2018: Samsung's Exynos-M3 CPU Architecture Deep Dive」 . AnandTech . 2018年8月20日時点のオリジナルよりアーカイブ。 2018年8月20日閲覧。
  110. ^ “ISCA 2020: Samsung Exynos CPUマイクロアーキテクチャの進化” . AnandTech . 2020年6月3日. 2020年6月3日時点のオリジナルよりアーカイブ。2021年12月27日閲覧。
  111. ^ “ARM Company Milestones” . 2014年3月28日時点のオリジナルよりアーカイブ。2014年4月6日閲覧。
  112. ^ 「ARMプレスリリース」。2014年4月9日時点のオリジナルよりアーカイブ。2014年4月6日閲覧。
  113. ^ 「Armの新しいCortex-A78とCortex-X1のマイクロアーキテクチャ：効率とパフォーマンスの相違」 Anandtech 。 2020年5月26日時点のオリジナルよりアーカイブ。2021年4月15日閲覧。
  114. ^ 「Arm、Neoverse V1 & N2 Infrastructure CPUを発表：IPC50%向上、SVEサーバーコア搭載」 Anandtech 、 2020年9月22日。2020年9月22日時点のオリジナルよりアーカイブ。 2021年4月15日閲覧。

さらに読む

「 https://en.wikipedia.org/w/index.php?title=List_of_ARM_processors&oldid=1335150197」から取得