
位相検出器または位相比較器は、2 つの信号入力間の位相の差を表す信号を生成する 周波数ミキサー、アナログ乗算器、またはロジック回路です。
位相検出器は位相同期回路(PLL)の必須要素です。位相差の検出は、モーター制御、レーダー、通信システム、サーボ機構、復調器などの他のアプリケーションでも重要です。
位相同期回路用の位相検出器は2つのタイプに分類できます。[ 1 ]タイプI検出器は、アナログ信号または方形波デジタル信号で駆動するように設計されており、差周波数で出力パルスを生成します。タイプI検出器は常に出力波形を生成するため、位相同期回路の電圧制御発振器(VCO)を制御するには、この波形をフィルタリングする必要があります。タイプII検出器は、入力パルスと基準パルスのエッジの相対的なタイミングのみに反応し、両信号が同じ周波数の場合、位相差に比例した一定の出力を生成します。この出力は、VCOの制御電圧に リップルを生じさせにくい傾向があります。
位相検出器は、2つの入力信号の位相差を計算する必要があります。最初の入力信号の位相をα、2番目の入力信号の位相をβとします。しかし、位相検出器への実際の入力信号はαとβではなく、 sin(α)やcos(β)といった正弦波です。一般的に、位相差を計算するには、正規化された各入力信号の逆正弦と逆余弦を計算し(位相が常に増加するようにするため)、減算を行う必要があります。このようなアナログ計算は困難です。幸いなことに、いくつかの近似値を用いることで計算を簡略化できます。
位相差が小さい(例えば1ラジアンよりはるかに小さい)と仮定します。正弦関数の小角近似と正弦角の加法式から、次の式が得られます。
この式は、2つの乗算器の出力を加算することで直交位相検出器を構成できることを示唆しています。直交信号は位相シフトネットワークを用いて形成できます。乗算器の一般的な実装としては、ダブルバランスドダイオードミキサー(ダイオードリング)と4象限乗算器(ギルバートセル)の2つがあります。
より一般的な位相検出器では、2 つの乗算器を使用する代わりに、1 つの乗算器と異なる三角関数の恒等式を使用します。
最初の項は所望の位相差を与えます。2番目の項は基準周波数の2倍の正弦波なので、フィルタリングによって除去できます。一般的な波形の場合、位相検出器の出力は位相検出器特性で表されます。
ミキサーベースの検出器(例えば、ショットキーダイオードベースのダブルバランスミキサー)は、位相検出器の出力において有限のパルス幅を生成しないため、「究極の位相ノイズフロア性能」と「システム感度」を提供します。[ 2 ]ミキサーベースのPDのもう一つの利点は、その比較的シンプルな構成です。[ 2 ]直交位相検出器と単純乗算器位相検出器はどちらも、入力振幅と位相差に依存した出力を持ちます。実際には、入力信号の振幅は検出器に入力される前に正規化され、振幅依存性が除去されます。

方形波信号に適した位相検出器は、排他的論理和(XOR)論理ゲートで作成できます。比較される 2 つの信号が完全に同位相の場合、XOR ゲートの出力は常にゼロになります。2 つの信号の位相が 1° 異なる場合、XOR ゲートの出力は各サイクルの 1/180 (2 つの信号の値が異なるサイクルの割合) の間ハイになります。信号が 180° 異なる場合、つまり一方の信号がハイのときにもう一方がローで、その逆の場合、XOR ゲートの出力は各サイクルを通してハイのままです。この位相検出器には、対称的な方形波、またはそれに近い方形波の入力が必要です。
XOR検出器は、90°の位相差付近でロックし、基準周波数の2倍のパルス波を出力するという点で、アナログミキサーに匹敵します。出力のデューティサイクルは位相差に比例して変化します。XORゲートの出力をローパスフィルタに通すと、2つの信号間の位相差に比例したアナログ電圧が得られます。その他の特性は、キャプチャレンジ、ロック時間、基準スプリアス、ローパスフィルタの要件に関して、アナログミキサーと非常に類似しています。
デジタル位相検出器は、サンプルホールド回路、チャージポンプ、またはフリップフロップで構成される論理回路をベースにすることもできます。論理ゲートをベースにした位相検出器をPLLに使用すると、入力信号の周波数がVCOの初期周波数と大きく異なる場合でも、VCOを入力信号に迅速に同期させることができます。このような位相検出器は、比較対象となる2つの信号間の位相差が小さい場合の精度向上や、優れた同期引き込み範囲など、他の望ましい特性も備えています。
位相周波数検出器(PFD)は、もともと4つのフリップフロップ(1970年代に発売されたRCA CD4046とモトローラMC4344 ICの両方に搭載されていた位相周波数検出器)から構成される非同期回路です。このロジックは、2つの信号のうち、どちらの信号がゼロクロスするタイミングが早いか、あるいはより頻繁にゼロクロスするかを判断します。PLLアプリケーションで使用すると、周波数がずれていても同期を実現できます。
PFDは、乗算器やXORゲートなどのより単純な位相検出器設計に比べて、引き込み範囲とロック時間を改善します。これらの設計は、2つの入力位相が既にロックに近いかロックしている場合にはうまく機能しますが、位相差が大きすぎる場合にはパフォーマンスが低下します。位相差が大きすぎる場合(瞬間周波数差が大きい場合に発生します)、ループゲインの符号が反転し、VCOをロックから遠ざけ始める可能性があります。PFDには、比較される2つの信号の位相だけでなく周波数も異なる場合でも出力を生成できるという利点があります。位相周波数検出器は、PLLアプリケーションにおいて、PLLが入力信号の誤った位相または誤った周波数(入力信号の高調波など)に同期してしまう誤ったロック状態を防止します。[ 3 ]
バンバンチャージポンプ位相周波数検出器は、積分器として機能するコンデンサに、正または負の固定総電荷を持つ電流パルスを供給します。バンバンチャージポンプの位相検出器には、入力位相が十分に近いデッドバンドが常に必要です。デッドバンドでは、検出器は両方のチャージポンプを作動させるか、どちらも作動させないため、全体的な影響はありません。バンバン位相検出器はシンプルですが、デッドバンド内のドリフトにより、 最小ピークツーピークジッタが大きくなります。
1976年、RCA/モトローラの4つのフリップフロップ構成の代わりに、3ステート位相周波数検出器構成(2つのフリップフロップのみを使用)を使用することで、この問題を巧みに解決できることが示されました。他のタイプの位相周波数検出器では、デッドゾーン現象に対する他の(おそらくそれほど巧妙ではない)解決策が存在します。[ 3 ] 3ステート位相周波数検出器は、一部の信号再生システム(例えば、クロックリカバリ設計) の入力で見られるランダムな信号劣化を伴う特定の用途には機能しないため、他の解決策が必要となります。[ 4 ]
比例位相検出器は、検出された位相誤差に比例した電荷量を供給するチャージポンプを採用しています。デッドバンドを持つものと持たないものがあります。具体的には、位相差がゼロであっても、アップとダウンの両方の制御パルスを生成する設計があります。これらのパルスは小さく、公称値は同じ持続時間であり、位相が完全に一致している場合、チャージポンプは等しい電荷を持つ正と負の電流パルスを生成します。この種の制御システムを備えた位相検出器はデッドバンドを示さず、PLLで使用した場合、通常、最小ピークツーピークジッタが低くなります。
PLLアプリケーションでは、ループがロックアウトしたかどうかを知ることが頻繁に必要になります。より複雑なデジタル位相周波数検出器は通常、ロックアウト状態を確実に示す出力を備えています。
レーダーなどで使用される信号処理技術の中には、信号にエンコードされたすべての情報を復元するために、信号の振幅と位相の両方を必要とするものがあります。例えば、振幅制限された信号を積分検波器の一方のポートに入力し、参照信号をもう一方のポートに入力する方法があります。検波器の出力は、信号間の位相差を表します。
光学において、位相検出器は干渉計とも呼ばれます。パルス光(振幅変調光)の場合、搬送波間の位相を測定すると言われています。また、非線形結晶における相互相関を利用することで、2つの短い光パルスの包絡線間の遅延を測定することも可能です。さらに、非線形結晶にパルスを送ることで、光パルスの包絡線と搬送波間の位相を測定することも可能です。このとき、スペクトルは広がり、エッジの形状は位相に大きく依存します。